MIPS: TXx9: Add SRAMC support
[linux-2.6.git] / arch / mips / txx9 / generic / setup_tx4939.c
1 /*
2  * TX4939 setup routines
3  * Based on linux/arch/mips/txx9/generic/setup_tx4938.c,
4  *          and RBTX49xx patch from CELF patch archive.
5  *
6  * 2003-2005 (c) MontaVista Software, Inc.
7  * (C) Copyright TOSHIBA CORPORATION 2000-2001, 2004-2007
8  *
9  * This file is subject to the terms and conditions of the GNU General Public
10  * License.  See the file "COPYING" in the main directory of this archive
11  * for more details.
12  */
13 #include <linux/init.h>
14 #include <linux/ioport.h>
15 #include <linux/delay.h>
16 #include <linux/netdevice.h>
17 #include <linux/notifier.h>
18 #include <linux/sysdev.h>
19 #include <linux/ethtool.h>
20 #include <linux/param.h>
21 #include <linux/ptrace.h>
22 #include <linux/mtd/physmap.h>
23 #include <linux/platform_device.h>
24 #include <asm/bootinfo.h>
25 #include <asm/reboot.h>
26 #include <asm/traps.h>
27 #include <asm/txx9irq.h>
28 #include <asm/txx9tmr.h>
29 #include <asm/txx9/generic.h>
30 #include <asm/txx9/ndfmc.h>
31 #include <asm/txx9/dmac.h>
32 #include <asm/txx9/tx4939.h>
33
34 static void __init tx4939_wdr_init(void)
35 {
36         /* report watchdog reset status */
37         if (____raw_readq(&tx4939_ccfgptr->ccfg) & TX4939_CCFG_WDRST)
38                 pr_warning("Watchdog reset detected at 0x%lx\n",
39                            read_c0_errorepc());
40         /* clear WatchDogReset (W1C) */
41         tx4939_ccfg_set(TX4939_CCFG_WDRST);
42         /* do reset on watchdog */
43         tx4939_ccfg_set(TX4939_CCFG_WR);
44 }
45
46 void __init tx4939_wdt_init(void)
47 {
48         txx9_wdt_init(TX4939_TMR_REG(2) & 0xfffffffffULL);
49 }
50
51 static void tx4939_machine_restart(char *command)
52 {
53         local_irq_disable();
54         pr_emerg("Rebooting (with %s watchdog reset)...\n",
55                  (____raw_readq(&tx4939_ccfgptr->ccfg) & TX4939_CCFG_WDREXEN) ?
56                  "external" : "internal");
57         /* clear watchdog status */
58         tx4939_ccfg_set(TX4939_CCFG_WDRST);     /* W1C */
59         txx9_wdt_now(TX4939_TMR_REG(2) & 0xfffffffffULL);
60         while (!(____raw_readq(&tx4939_ccfgptr->ccfg) & TX4939_CCFG_WDRST))
61                 ;
62         mdelay(10);
63         if (____raw_readq(&tx4939_ccfgptr->ccfg) & TX4939_CCFG_WDREXEN) {
64                 pr_emerg("Rebooting (with internal watchdog reset)...\n");
65                 /* External WDRST failed.  Do internal watchdog reset */
66                 tx4939_ccfg_clear(TX4939_CCFG_WDREXEN);
67         }
68         /* fallback */
69         (*_machine_halt)();
70 }
71
72 void show_registers(struct pt_regs *regs);
73 static int tx4939_be_handler(struct pt_regs *regs, int is_fixup)
74 {
75         int data = regs->cp0_cause & 4;
76         console_verbose();
77         pr_err("%cBE exception at %#lx\n",
78                data ? 'D' : 'I', regs->cp0_epc);
79         pr_err("ccfg:%llx, toea:%llx\n",
80                (unsigned long long)____raw_readq(&tx4939_ccfgptr->ccfg),
81                (unsigned long long)____raw_readq(&tx4939_ccfgptr->toea));
82 #ifdef CONFIG_PCI
83         tx4927_report_pcic_status();
84 #endif
85         show_registers(regs);
86         panic("BusError!");
87 }
88 static void __init tx4939_be_init(void)
89 {
90         board_be_handler = tx4939_be_handler;
91 }
92
93 static struct resource tx4939_sdram_resource[4];
94 static struct resource tx4939_sram_resource;
95 #define TX4939_SRAM_SIZE 0x800
96
97 void __init tx4939_add_memory_regions(void)
98 {
99         int i;
100         unsigned long start, size;
101         u64 win;
102
103         for (i = 0; i < 4; i++) {
104                 if (!((__u32)____raw_readq(&tx4939_ddrcptr->winen) & (1 << i)))
105                         continue;
106                 win = ____raw_readq(&tx4939_ddrcptr->win[i]);
107                 start = (unsigned long)(win >> 48);
108                 size = (((unsigned long)(win >> 32) & 0xffff) + 1) - start;
109                 add_memory_region(start << 20, size << 20, BOOT_MEM_RAM);
110         }
111 }
112
113 void __init tx4939_setup(void)
114 {
115         int i;
116         __u32 divmode;
117         __u64 pcfg;
118         unsigned int cpuclk = 0;
119
120         txx9_reg_res_init(TX4939_REV_PCODE(), TX4939_REG_BASE,
121                           TX4939_REG_SIZE);
122         set_c0_config(TX49_CONF_CWFON);
123
124         /* SDRAMC,EBUSC are configured by PROM */
125         for (i = 0; i < 4; i++) {
126                 if (!(TX4939_EBUSC_CR(i) & 0x8))
127                         continue;       /* disabled */
128                 txx9_ce_res[i].start = (unsigned long)TX4939_EBUSC_BA(i);
129                 txx9_ce_res[i].end =
130                         txx9_ce_res[i].start + TX4939_EBUSC_SIZE(i) - 1;
131                 request_resource(&iomem_resource, &txx9_ce_res[i]);
132         }
133
134         /* clocks */
135         if (txx9_master_clock) {
136                 /* calculate cpu_clock from master_clock */
137                 divmode = (__u32)____raw_readq(&tx4939_ccfgptr->ccfg) &
138                         TX4939_CCFG_MULCLK_MASK;
139                 cpuclk = txx9_master_clock * 20 / 2;
140                 switch (divmode) {
141                 case TX4939_CCFG_MULCLK_8:
142                         cpuclk = cpuclk / 3 * 4 /* / 6 *  8 */; break;
143                 case TX4939_CCFG_MULCLK_9:
144                         cpuclk = cpuclk / 2 * 3 /* / 6 *  9 */; break;
145                 case TX4939_CCFG_MULCLK_10:
146                         cpuclk = cpuclk / 3 * 5 /* / 6 * 10 */; break;
147                 case TX4939_CCFG_MULCLK_11:
148                         cpuclk = cpuclk / 6 * 11; break;
149                 case TX4939_CCFG_MULCLK_12:
150                         cpuclk = cpuclk * 2 /* / 6 * 12 */; break;
151                 case TX4939_CCFG_MULCLK_13:
152                         cpuclk = cpuclk / 6 * 13; break;
153                 case TX4939_CCFG_MULCLK_14:
154                         cpuclk = cpuclk / 3 * 7 /* / 6 * 14 */; break;
155                 case TX4939_CCFG_MULCLK_15:
156                         cpuclk = cpuclk / 2 * 5 /* / 6 * 15 */; break;
157                 }
158                 txx9_cpu_clock = cpuclk;
159         } else {
160                 if (txx9_cpu_clock == 0)
161                         txx9_cpu_clock = 400000000;     /* 400MHz */
162                 /* calculate master_clock from cpu_clock */
163                 cpuclk = txx9_cpu_clock;
164                 divmode = (__u32)____raw_readq(&tx4939_ccfgptr->ccfg) &
165                         TX4939_CCFG_MULCLK_MASK;
166                 switch (divmode) {
167                 case TX4939_CCFG_MULCLK_8:
168                         txx9_master_clock = cpuclk * 6 / 8; break;
169                 case TX4939_CCFG_MULCLK_9:
170                         txx9_master_clock = cpuclk * 6 / 9; break;
171                 case TX4939_CCFG_MULCLK_10:
172                         txx9_master_clock = cpuclk * 6 / 10; break;
173                 case TX4939_CCFG_MULCLK_11:
174                         txx9_master_clock = cpuclk * 6 / 11; break;
175                 case TX4939_CCFG_MULCLK_12:
176                         txx9_master_clock = cpuclk * 6 / 12; break;
177                 case TX4939_CCFG_MULCLK_13:
178                         txx9_master_clock = cpuclk * 6 / 13; break;
179                 case TX4939_CCFG_MULCLK_14:
180                         txx9_master_clock = cpuclk * 6 / 14; break;
181                 case TX4939_CCFG_MULCLK_15:
182                         txx9_master_clock = cpuclk * 6 / 15; break;
183                 }
184                 txx9_master_clock /= 10; /* * 2 / 20 */
185         }
186         /* calculate gbus_clock from cpu_clock */
187         divmode = (__u32)____raw_readq(&tx4939_ccfgptr->ccfg) &
188                 TX4939_CCFG_YDIVMODE_MASK;
189         txx9_gbus_clock = txx9_cpu_clock;
190         switch (divmode) {
191         case TX4939_CCFG_YDIVMODE_2:
192                 txx9_gbus_clock /= 2; break;
193         case TX4939_CCFG_YDIVMODE_3:
194                 txx9_gbus_clock /= 3; break;
195         case TX4939_CCFG_YDIVMODE_5:
196                 txx9_gbus_clock /= 5; break;
197         case TX4939_CCFG_YDIVMODE_6:
198                 txx9_gbus_clock /= 6; break;
199         }
200         /* change default value to udelay/mdelay take reasonable time */
201         loops_per_jiffy = txx9_cpu_clock / HZ / 2;
202
203         /* CCFG */
204         tx4939_wdr_init();
205         /* clear BusErrorOnWrite flag (W1C) */
206         tx4939_ccfg_set(TX4939_CCFG_WDRST | TX4939_CCFG_BEOW);
207         /* enable Timeout BusError */
208         if (txx9_ccfg_toeon)
209                 tx4939_ccfg_set(TX4939_CCFG_TOE);
210
211         /* DMA selection */
212         txx9_clear64(&tx4939_ccfgptr->pcfg, TX4939_PCFG_DMASEL_ALL);
213
214         /* Use external clock for external arbiter */
215         if (!(____raw_readq(&tx4939_ccfgptr->ccfg) & TX4939_CCFG_PCIARB))
216                 txx9_clear64(&tx4939_ccfgptr->pcfg, TX4939_PCFG_PCICLKEN_ALL);
217
218         pr_info("%s -- %dMHz(M%dMHz,G%dMHz) CRIR:%08x CCFG:%llx PCFG:%llx\n",
219                 txx9_pcode_str,
220                 (cpuclk + 500000) / 1000000,
221                 (txx9_master_clock + 500000) / 1000000,
222                 (txx9_gbus_clock + 500000) / 1000000,
223                 (__u32)____raw_readq(&tx4939_ccfgptr->crir),
224                 (unsigned long long)____raw_readq(&tx4939_ccfgptr->ccfg),
225                 (unsigned long long)____raw_readq(&tx4939_ccfgptr->pcfg));
226
227         pr_info("%s DDRC -- EN:%08x", txx9_pcode_str,
228                 (__u32)____raw_readq(&tx4939_ddrcptr->winen));
229         for (i = 0; i < 4; i++) {
230                 __u64 win = ____raw_readq(&tx4939_ddrcptr->win[i]);
231                 if (!((__u32)____raw_readq(&tx4939_ddrcptr->winen) & (1 << i)))
232                         continue;       /* disabled */
233                 printk(KERN_CONT " #%d:%016llx", i, (unsigned long long)win);
234                 tx4939_sdram_resource[i].name = "DDR SDRAM";
235                 tx4939_sdram_resource[i].start =
236                         (unsigned long)(win >> 48) << 20;
237                 tx4939_sdram_resource[i].end =
238                         ((((unsigned long)(win >> 32) & 0xffff) + 1) <<
239                          20) - 1;
240                 tx4939_sdram_resource[i].flags = IORESOURCE_MEM;
241                 request_resource(&iomem_resource, &tx4939_sdram_resource[i]);
242         }
243         printk(KERN_CONT "\n");
244
245         /* SRAM */
246         if (____raw_readq(&tx4939_sramcptr->cr) & 1) {
247                 unsigned int size = TX4939_SRAM_SIZE;
248                 tx4939_sram_resource.name = "SRAM";
249                 tx4939_sram_resource.start =
250                         (____raw_readq(&tx4939_sramcptr->cr) >> (39-11))
251                         & ~(size - 1);
252                 tx4939_sram_resource.end =
253                         tx4939_sram_resource.start + TX4939_SRAM_SIZE - 1;
254                 tx4939_sram_resource.flags = IORESOURCE_MEM;
255                 request_resource(&iomem_resource, &tx4939_sram_resource);
256         }
257
258         /* TMR */
259         /* disable all timers */
260         for (i = 0; i < TX4939_NR_TMR; i++)
261                 txx9_tmr_init(TX4939_TMR_REG(i) & 0xfffffffffULL);
262
263         /* set PCIC1 reset (required to prevent hangup on BIST) */
264         txx9_set64(&tx4939_ccfgptr->clkctr, TX4939_CLKCTR_PCI1RST);
265         pcfg = ____raw_readq(&tx4939_ccfgptr->pcfg);
266         if (pcfg & (TX4939_PCFG_ET0MODE | TX4939_PCFG_ET1MODE)) {
267                 mdelay(1);      /* at least 128 cpu clock */
268                 /* clear PCIC1 reset */
269                 txx9_clear64(&tx4939_ccfgptr->clkctr, TX4939_CLKCTR_PCI1RST);
270         } else {
271                 pr_info("%s: stop PCIC1\n", txx9_pcode_str);
272                 /* stop PCIC1 */
273                 txx9_set64(&tx4939_ccfgptr->clkctr, TX4939_CLKCTR_PCI1CKD);
274         }
275         if (!(pcfg & TX4939_PCFG_ET0MODE)) {
276                 pr_info("%s: stop ETH0\n", txx9_pcode_str);
277                 txx9_set64(&tx4939_ccfgptr->clkctr, TX4939_CLKCTR_ETH0RST);
278                 txx9_set64(&tx4939_ccfgptr->clkctr, TX4939_CLKCTR_ETH0CKD);
279         }
280         if (!(pcfg & TX4939_PCFG_ET1MODE)) {
281                 pr_info("%s: stop ETH1\n", txx9_pcode_str);
282                 txx9_set64(&tx4939_ccfgptr->clkctr, TX4939_CLKCTR_ETH1RST);
283                 txx9_set64(&tx4939_ccfgptr->clkctr, TX4939_CLKCTR_ETH1CKD);
284         }
285
286         _machine_restart = tx4939_machine_restart;
287         board_be_init = tx4939_be_init;
288 }
289
290 void __init tx4939_time_init(unsigned int tmrnr)
291 {
292         if (____raw_readq(&tx4939_ccfgptr->ccfg) & TX4939_CCFG_TINTDIS)
293                 txx9_clockevent_init(TX4939_TMR_REG(tmrnr) & 0xfffffffffULL,
294                                      TXX9_IRQ_BASE + TX4939_IR_TMR(tmrnr),
295                                      TXX9_IMCLK);
296 }
297
298 void __init tx4939_sio_init(unsigned int sclk, unsigned int cts_mask)
299 {
300         int i;
301         unsigned int ch_mask = 0;
302         __u64 pcfg = __raw_readq(&tx4939_ccfgptr->pcfg);
303
304         cts_mask |= ~1; /* only SIO0 have RTS/CTS */
305         if ((pcfg & TX4939_PCFG_SIO2MODE_MASK) != TX4939_PCFG_SIO2MODE_SIO0)
306                 cts_mask |= 1 << 0; /* disable SIO0 RTS/CTS by PCFG setting */
307         if ((pcfg & TX4939_PCFG_SIO2MODE_MASK) != TX4939_PCFG_SIO2MODE_SIO2)
308                 ch_mask |= 1 << 2; /* disable SIO2 by PCFG setting */
309         if (pcfg & TX4939_PCFG_SIO3MODE)
310                 ch_mask |= 1 << 3; /* disable SIO3 by PCFG setting */
311         for (i = 0; i < 4; i++) {
312                 if ((1 << i) & ch_mask)
313                         continue;
314                 txx9_sio_init(TX4939_SIO_REG(i) & 0xfffffffffULL,
315                               TXX9_IRQ_BASE + TX4939_IR_SIO(i),
316                               i, sclk, (1 << i) & cts_mask);
317         }
318 }
319
320 #if defined(CONFIG_TC35815) || defined(CONFIG_TC35815_MODULE)
321 static int tx4939_get_eth_speed(struct net_device *dev)
322 {
323         struct ethtool_cmd cmd = { ETHTOOL_GSET };
324         int speed = 100;        /* default 100Mbps */
325         int err;
326         if (!dev->ethtool_ops || !dev->ethtool_ops->get_settings)
327                 return speed;
328         err = dev->ethtool_ops->get_settings(dev, &cmd);
329         if (err < 0)
330                 return speed;
331         speed = cmd.speed == SPEED_100 ? 100 : 10;
332         return speed;
333 }
334 static int tx4939_netdev_event(struct notifier_block *this,
335                                unsigned long event,
336                                void *ptr)
337 {
338         struct net_device *dev = ptr;
339         if (event == NETDEV_CHANGE && netif_carrier_ok(dev)) {
340                 __u64 bit = 0;
341                 if (dev->irq == TXX9_IRQ_BASE + TX4939_IR_ETH(0))
342                         bit = TX4939_PCFG_SPEED0;
343                 else if (dev->irq == TXX9_IRQ_BASE + TX4939_IR_ETH(1))
344                         bit = TX4939_PCFG_SPEED1;
345                 if (bit) {
346                         int speed = tx4939_get_eth_speed(dev);
347                         if (speed == 100)
348                                 txx9_set64(&tx4939_ccfgptr->pcfg, bit);
349                         else
350                                 txx9_clear64(&tx4939_ccfgptr->pcfg, bit);
351                 }
352         }
353         return NOTIFY_DONE;
354 }
355
356 static struct notifier_block tx4939_netdev_notifier = {
357         .notifier_call = tx4939_netdev_event,
358         .priority = 1,
359 };
360
361 void __init tx4939_ethaddr_init(unsigned char *addr0, unsigned char *addr1)
362 {
363         u64 pcfg = __raw_readq(&tx4939_ccfgptr->pcfg);
364
365         if (addr0 && (pcfg & TX4939_PCFG_ET0MODE))
366                 txx9_ethaddr_init(TXX9_IRQ_BASE + TX4939_IR_ETH(0), addr0);
367         if (addr1 && (pcfg & TX4939_PCFG_ET1MODE))
368                 txx9_ethaddr_init(TXX9_IRQ_BASE + TX4939_IR_ETH(1), addr1);
369         register_netdevice_notifier(&tx4939_netdev_notifier);
370 }
371 #else
372 void __init tx4939_ethaddr_init(unsigned char *addr0, unsigned char *addr1)
373 {
374 }
375 #endif
376
377 void __init tx4939_mtd_init(int ch)
378 {
379         struct physmap_flash_data pdata = {
380                 .width = TX4939_EBUSC_WIDTH(ch) / 8,
381         };
382         unsigned long start = txx9_ce_res[ch].start;
383         unsigned long size = txx9_ce_res[ch].end - start + 1;
384
385         if (!(TX4939_EBUSC_CR(ch) & 0x8))
386                 return; /* disabled */
387         txx9_physmap_flash_init(ch, start, size, &pdata);
388 }
389
390 #define TX4939_ATA_REG_PHYS(ch) (TX4939_ATA_REG(ch) & 0xfffffffffULL)
391 void __init tx4939_ata_init(void)
392 {
393         static struct resource ata0_res[] = {
394                 {
395                         .start = TX4939_ATA_REG_PHYS(0),
396                         .end = TX4939_ATA_REG_PHYS(0) + 0x1000 - 1,
397                         .flags = IORESOURCE_MEM,
398                 }, {
399                         .start = TXX9_IRQ_BASE + TX4939_IR_ATA(0),
400                         .flags = IORESOURCE_IRQ,
401                 },
402         };
403         static struct resource ata1_res[] = {
404                 {
405                         .start = TX4939_ATA_REG_PHYS(1),
406                         .end = TX4939_ATA_REG_PHYS(1) + 0x1000 - 1,
407                         .flags = IORESOURCE_MEM,
408                 }, {
409                         .start = TXX9_IRQ_BASE + TX4939_IR_ATA(1),
410                         .flags = IORESOURCE_IRQ,
411                 },
412         };
413         static struct platform_device ata0_dev = {
414                 .name = "tx4939ide",
415                 .id = 0,
416                 .num_resources = ARRAY_SIZE(ata0_res),
417                 .resource = ata0_res,
418         };
419         static struct platform_device ata1_dev = {
420                 .name = "tx4939ide",
421                 .id = 1,
422                 .num_resources = ARRAY_SIZE(ata1_res),
423                 .resource = ata1_res,
424         };
425         __u64 pcfg = __raw_readq(&tx4939_ccfgptr->pcfg);
426
427         if (pcfg & TX4939_PCFG_ATA0MODE)
428                 platform_device_register(&ata0_dev);
429         if ((pcfg & (TX4939_PCFG_ATA1MODE |
430                      TX4939_PCFG_ET1MODE |
431                      TX4939_PCFG_ET0MODE)) == TX4939_PCFG_ATA1MODE)
432                 platform_device_register(&ata1_dev);
433 }
434
435 void __init tx4939_rtc_init(void)
436 {
437         static struct resource res[] = {
438                 {
439                         .start = TX4939_RTC_REG & 0xfffffffffULL,
440                         .end = (TX4939_RTC_REG & 0xfffffffffULL) + 0x100 - 1,
441                         .flags = IORESOURCE_MEM,
442                 }, {
443                         .start = TXX9_IRQ_BASE + TX4939_IR_RTC,
444                         .flags = IORESOURCE_IRQ,
445                 },
446         };
447         static struct platform_device rtc_dev = {
448                 .name = "tx4939rtc",
449                 .id = -1,
450                 .num_resources = ARRAY_SIZE(res),
451                 .resource = res,
452         };
453
454         platform_device_register(&rtc_dev);
455 }
456
457 void __init tx4939_ndfmc_init(unsigned int hold, unsigned int spw,
458                               unsigned char ch_mask, unsigned char wide_mask)
459 {
460         struct txx9ndfmc_platform_data plat_data = {
461                 .shift = 1,
462                 .gbus_clock = txx9_gbus_clock,
463                 .hold = hold,
464                 .spw = spw,
465                 .flags = NDFMC_PLAT_FLAG_NO_RSTR | NDFMC_PLAT_FLAG_HOLDADD |
466                          NDFMC_PLAT_FLAG_DUMMYWRITE,
467                 .ch_mask = ch_mask,
468                 .wide_mask = wide_mask,
469         };
470         txx9_ndfmc_init(TX4939_NDFMC_REG & 0xfffffffffULL, &plat_data);
471 }
472
473 void __init tx4939_dmac_init(int memcpy_chan0, int memcpy_chan1)
474 {
475         struct txx9dmac_platform_data plat_data = {
476                 .have_64bit_regs = true,
477         };
478         int i;
479
480         for (i = 0; i < 2; i++) {
481                 plat_data.memcpy_chan = i ? memcpy_chan1 : memcpy_chan0;
482                 txx9_dmac_init(i, TX4939_DMA_REG(i) & 0xfffffffffULL,
483                                TXX9_IRQ_BASE + TX4939_IR_DMA(i, 0),
484                                &plat_data);
485         }
486 }
487
488 void __init tx4939_aclc_init(void)
489 {
490         u64 pcfg = __raw_readq(&tx4939_ccfgptr->pcfg);
491
492         if ((pcfg & TX4939_PCFG_I2SMODE_MASK) == TX4939_PCFG_I2SMODE_ACLC)
493                 txx9_aclc_init(TX4939_ACLC_REG & 0xfffffffffULL,
494                                TXX9_IRQ_BASE + TX4939_IR_ACLC, 1, 0, 1);
495 }
496
497 void __init tx4939_sramc_init(void)
498 {
499         if (tx4939_sram_resource.start)
500                 txx9_sramc_init(&tx4939_sram_resource);
501 }
502
503 static void __init tx4939_stop_unused_modules(void)
504 {
505         __u64 pcfg, rst = 0, ckd = 0;
506         char buf[128];
507
508         buf[0] = '\0';
509         local_irq_disable();
510         pcfg = ____raw_readq(&tx4939_ccfgptr->pcfg);
511         if ((pcfg & TX4939_PCFG_I2SMODE_MASK) !=
512             TX4939_PCFG_I2SMODE_ACLC) {
513                 rst |= TX4939_CLKCTR_ACLRST;
514                 ckd |= TX4939_CLKCTR_ACLCKD;
515                 strcat(buf, " ACLC");
516         }
517         if ((pcfg & TX4939_PCFG_I2SMODE_MASK) !=
518             TX4939_PCFG_I2SMODE_I2S &&
519             (pcfg & TX4939_PCFG_I2SMODE_MASK) !=
520             TX4939_PCFG_I2SMODE_I2S_ALT) {
521                 rst |= TX4939_CLKCTR_I2SRST;
522                 ckd |= TX4939_CLKCTR_I2SCKD;
523                 strcat(buf, " I2S");
524         }
525         if (!(pcfg & TX4939_PCFG_ATA0MODE)) {
526                 rst |= TX4939_CLKCTR_ATA0RST;
527                 ckd |= TX4939_CLKCTR_ATA0CKD;
528                 strcat(buf, " ATA0");
529         }
530         if (!(pcfg & TX4939_PCFG_ATA1MODE)) {
531                 rst |= TX4939_CLKCTR_ATA1RST;
532                 ckd |= TX4939_CLKCTR_ATA1CKD;
533                 strcat(buf, " ATA1");
534         }
535         if (pcfg & TX4939_PCFG_SPIMODE) {
536                 rst |= TX4939_CLKCTR_SPIRST;
537                 ckd |= TX4939_CLKCTR_SPICKD;
538                 strcat(buf, " SPI");
539         }
540         if (!(pcfg & (TX4939_PCFG_VSSMODE | TX4939_PCFG_VPSMODE))) {
541                 rst |= TX4939_CLKCTR_VPCRST;
542                 ckd |= TX4939_CLKCTR_VPCCKD;
543                 strcat(buf, " VPC");
544         }
545         if ((pcfg & TX4939_PCFG_SIO2MODE_MASK) != TX4939_PCFG_SIO2MODE_SIO2) {
546                 rst |= TX4939_CLKCTR_SIO2RST;
547                 ckd |= TX4939_CLKCTR_SIO2CKD;
548                 strcat(buf, " SIO2");
549         }
550         if (pcfg & TX4939_PCFG_SIO3MODE) {
551                 rst |= TX4939_CLKCTR_SIO3RST;
552                 ckd |= TX4939_CLKCTR_SIO3CKD;
553                 strcat(buf, " SIO3");
554         }
555         if (rst | ckd) {
556                 txx9_set64(&tx4939_ccfgptr->clkctr, rst);
557                 txx9_set64(&tx4939_ccfgptr->clkctr, ckd);
558         }
559         local_irq_enable();
560         if (buf[0])
561                 pr_info("%s: stop%s\n", txx9_pcode_str, buf);
562 }
563
564 static int __init tx4939_late_init(void)
565 {
566         if (txx9_pcode != 0x4939)
567                 return -ENODEV;
568         tx4939_stop_unused_modules();
569         return 0;
570 }
571 late_initcall(tx4939_late_init);