Remove obsolete #include <linux/config.h>
[linux-2.6.git] / arch / mips / momentum / jaguar_atx / setup.c
1 /*
2  * BRIEF MODULE DESCRIPTION
3  * Momentum Computer Jaguar-ATX board dependent boot routines
4  *
5  * Copyright (C) 1996, 1997, 2001, 04, 06  Ralf Baechle (ralf@linux-mips.org)
6  * Copyright (C) 2000 RidgeRun, Inc.
7  * Copyright (C) 2001 Red Hat, Inc.
8  * Copyright (C) 2002 Momentum Computer
9  *
10  * Author: Matthew Dharm, Momentum Computer
11  *   mdharm@momenco.com
12  *
13  * Louis Hamilton, Red Hat, Inc.
14  *   hamilton@redhat.com  [MIPS64 modifications]
15  *
16  * Author: RidgeRun, Inc.
17  *   glonnon@ridgerun.com, skranz@ridgerun.com, stevej@ridgerun.com
18  *
19  * Copyright 2001 MontaVista Software Inc.
20  * Author: jsun@mvista.com or jsun@junsun.net
21  *
22  *  This program is free software; you can redistribute  it and/or modify it
23  *  under  the terms of  the GNU General  Public License as published by the
24  *  Free Software Foundation;  either version 2 of the  License, or (at your
25  *  option) any later version.
26  *
27  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
28  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
29  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
30  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
31  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
32  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
33  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
34  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
35  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
36  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
37  *
38  *  You should have received a copy of the  GNU General Public License along
39  *  with this program; if not, write  to the Free Software Foundation, Inc.,
40  *  675 Mass Ave, Cambridge, MA 02139, USA.
41  */
42 #include <linux/bcd.h>
43 #include <linux/init.h>
44 #include <linux/kernel.h>
45 #include <linux/types.h>
46 #include <linux/mm.h>
47 #include <linux/bootmem.h>
48 #include <linux/module.h>
49 #include <linux/pci.h>
50 #include <linux/swap.h>
51 #include <linux/ioport.h>
52 #include <linux/pm.h>
53 #include <linux/sched.h>
54 #include <linux/interrupt.h>
55 #include <linux/timex.h>
56 #include <linux/vmalloc.h>
57 #include <linux/mv643xx.h>
58
59 #include <asm/time.h>
60 #include <asm/bootinfo.h>
61 #include <asm/page.h>
62 #include <asm/io.h>
63 #include <asm/irq.h>
64 #include <asm/processor.h>
65 #include <asm/ptrace.h>
66 #include <asm/reboot.h>
67 #include <asm/tlbflush.h>
68
69 #include "jaguar_atx_fpga.h"
70
71 extern unsigned long mv64340_sram_base;
72 unsigned long cpu_clock;
73
74 /* These functions are used for rebooting or halting the machine*/
75 extern void momenco_jaguar_restart(char *command);
76 extern void momenco_jaguar_halt(void);
77 extern void momenco_jaguar_power_off(void);
78
79 void momenco_time_init(void);
80
81 static char reset_reason;
82
83 static inline unsigned long ENTRYLO(unsigned long paddr)
84 {
85         return ((paddr & PAGE_MASK) |
86                (_PAGE_PRESENT | __READABLE | __WRITEABLE | _PAGE_GLOBAL |
87                 _CACHE_UNCACHED)) >> 6;
88 }
89
90 void __init bus_error_init(void) { /* nothing */ }
91
92 /*
93  * Load a few TLB entries for the MV64340 and perhiperals. The MV64340 is going
94  * to be hit on every IRQ anyway - there's absolutely no point in letting it be
95  * a random TLB entry, as it'll just cause needless churning of the TLB. And we
96  * use the other half for the serial port, which is just a PITA otherwise :)
97  *
98  *      Device                  Physical        Virtual
99  *      MV64340 Internal Regs   0xf4000000      0xf4000000
100  *      Ocelot-C[S] PLD (CS0)   0xfc000000      0xfc000000
101  *      NVRAM (CS1)             0xfc800000      0xfc800000
102  *      UARTs (CS2)             0xfd000000      0xfd000000
103  *      Internal SRAM           0xfe000000      0xfe000000
104  *      M-Systems DOC (CS3)     0xff000000      0xff000000
105  */
106
107 static __init void wire_stupidity_into_tlb(void)
108 {
109 #ifdef CONFIG_32BIT
110         write_c0_wired(0);
111         local_flush_tlb_all();
112
113         /* marvell and extra space */
114         add_wired_entry(ENTRYLO(0xf4000000), ENTRYLO(0xf4010000),
115                         0xf4000000UL, PM_64K);
116         /* fpga, rtc, and uart */
117         add_wired_entry(ENTRYLO(0xfc000000), ENTRYLO(0xfd000000),
118                         0xfc000000UL, PM_16M);
119 //      /* m-sys and internal SRAM */
120 //      add_wired_entry(ENTRYLO(0xfe000000), ENTRYLO(0xff000000),
121 //                      0xfe000000UL, PM_16M);
122
123         marvell_base = 0xf4000000;
124         //mv64340_sram_base = 0xfe000000;       /* Currently unused */
125 #endif
126 }
127
128 unsigned long marvell_base      = 0xf4000000L;
129 unsigned long ja_fpga_base      = JAGUAR_ATX_CS0_ADDR;
130 unsigned long uart_base         = 0xfd000000L;
131 static unsigned char *rtc_base  = (unsigned char*) 0xfc800000L;
132
133 EXPORT_SYMBOL(marvell_base);
134
135 static __init int per_cpu_mappings(void)
136 {
137         marvell_base    = (unsigned long) ioremap(0xf4000000, 0x10000);
138         ja_fpga_base    = (unsigned long) ioremap(JAGUAR_ATX_CS0_ADDR,  0x1000);
139         uart_base       = (unsigned long) ioremap(0xfd000000UL, 0x1000);
140         rtc_base        = ioremap(0xfc000000UL, 0x8000);
141         // ioremap(0xfe000000,  32 << 20);
142         write_c0_wired(0);
143         local_flush_tlb_all();
144         ja_setup_console();
145
146         return 0;
147 }
148 arch_initcall(per_cpu_mappings);
149
150 unsigned long m48t37y_get_time(void)
151 {
152         unsigned int year, month, day, hour, min, sec;
153         unsigned long flags;
154
155         spin_lock_irqsave(&rtc_lock, flags);
156         /* stop the update */
157         rtc_base[0x7ff8] = 0x40;
158
159         year = BCD2BIN(rtc_base[0x7fff]);
160         year += BCD2BIN(rtc_base[0x7ff1]) * 100;
161
162         month = BCD2BIN(rtc_base[0x7ffe]);
163
164         day = BCD2BIN(rtc_base[0x7ffd]);
165
166         hour = BCD2BIN(rtc_base[0x7ffb]);
167         min = BCD2BIN(rtc_base[0x7ffa]);
168         sec = BCD2BIN(rtc_base[0x7ff9]);
169
170         /* start the update */
171         rtc_base[0x7ff8] = 0x00;
172         spin_unlock_irqrestore(&rtc_lock, flags);
173
174         return mktime(year, month, day, hour, min, sec);
175 }
176
177 int m48t37y_set_time(unsigned long sec)
178 {
179         struct rtc_time tm;
180         unsigned long flags;
181
182         /* convert to a more useful format -- note months count from 0 */
183         to_tm(sec, &tm);
184         tm.tm_mon += 1;
185
186         spin_lock_irqsave(&rtc_lock, flags);
187         /* enable writing */
188         rtc_base[0x7ff8] = 0x80;
189
190         /* year */
191         rtc_base[0x7fff] = BIN2BCD(tm.tm_year % 100);
192         rtc_base[0x7ff1] = BIN2BCD(tm.tm_year / 100);
193
194         /* month */
195         rtc_base[0x7ffe] = BIN2BCD(tm.tm_mon);
196
197         /* day */
198         rtc_base[0x7ffd] = BIN2BCD(tm.tm_mday);
199
200         /* hour/min/sec */
201         rtc_base[0x7ffb] = BIN2BCD(tm.tm_hour);
202         rtc_base[0x7ffa] = BIN2BCD(tm.tm_min);
203         rtc_base[0x7ff9] = BIN2BCD(tm.tm_sec);
204
205         /* day of week -- not really used, but let's keep it up-to-date */
206         rtc_base[0x7ffc] = BIN2BCD(tm.tm_wday + 1);
207
208         /* disable writing */
209         rtc_base[0x7ff8] = 0x00;
210         spin_unlock_irqrestore(&rtc_lock, flags);
211
212         return 0;
213 }
214
215 void momenco_timer_setup(struct irqaction *irq)
216 {
217         setup_irq(8, irq);
218 }
219
220 /*
221  * Ugly but the least of all evils.  TLB initialization did flush the TLB so
222  * We need to setup mappings again before we can touch the RTC.
223  */
224 void momenco_time_init(void)
225 {
226         wire_stupidity_into_tlb();
227
228         mips_hpt_frequency = cpu_clock / 2;
229         board_timer_setup = momenco_timer_setup;
230
231         rtc_mips_get_time = m48t37y_get_time;
232         rtc_mips_set_time = m48t37y_set_time;
233 }
234
235 static struct resource mv_pci_io_mem0_resource = {
236         .name   = "MV64340 PCI0 IO MEM",
237         .flags  = IORESOURCE_IO
238 };
239
240 static struct resource mv_pci_mem0_resource = {
241         .name   = "MV64340 PCI0 MEM",
242         .flags  = IORESOURCE_MEM
243 };
244
245 static struct mv_pci_controller mv_bus0_controller = {
246         .pcic = {
247                 .pci_ops        = &mv_pci_ops,
248                 .mem_resource   = &mv_pci_mem0_resource,
249                 .io_resource    = &mv_pci_io_mem0_resource,
250         },
251         .config_addr    = MV64340_PCI_0_CONFIG_ADDR,
252         .config_vreg    = MV64340_PCI_0_CONFIG_DATA_VIRTUAL_REG,
253 };
254
255 static uint32_t mv_io_base, mv_io_size;
256
257 static void ja_pci0_init(void)
258 {
259         uint32_t mem0_base, mem0_size;
260         uint32_t io_base, io_size;
261
262         io_base = MV_READ(MV64340_PCI_0_IO_BASE_ADDR) << 16;
263         io_size = (MV_READ(MV64340_PCI_0_IO_SIZE) + 1) << 16;
264         mem0_base = MV_READ(MV64340_PCI_0_MEMORY0_BASE_ADDR) << 16;
265         mem0_size = (MV_READ(MV64340_PCI_0_MEMORY0_SIZE) + 1) << 16;
266
267         mv_pci_io_mem0_resource.start           = 0;
268         mv_pci_io_mem0_resource.end             = io_size - 1;
269         mv_pci_mem0_resource.start              = mem0_base;
270         mv_pci_mem0_resource.end                = mem0_base + mem0_size - 1;
271         mv_bus0_controller.pcic.mem_offset      = mem0_base;
272         mv_bus0_controller.pcic.io_offset       = 0;
273
274         ioport_resource.end             = io_size - 1;
275
276         register_pci_controller(&mv_bus0_controller.pcic);
277
278         mv_io_base = io_base;
279         mv_io_size = io_size;
280 }
281
282 static struct resource mv_pci_io_mem1_resource = {
283         .name   = "MV64340 PCI1 IO MEM",
284         .flags  = IORESOURCE_IO
285 };
286
287 static struct resource mv_pci_mem1_resource = {
288         .name   = "MV64340 PCI1 MEM",
289         .flags  = IORESOURCE_MEM
290 };
291
292 static struct mv_pci_controller mv_bus1_controller = {
293         .pcic = {
294                 .pci_ops        = &mv_pci_ops,
295                 .mem_resource   = &mv_pci_mem1_resource,
296                 .io_resource    = &mv_pci_io_mem1_resource,
297         },
298         .config_addr    = MV64340_PCI_1_CONFIG_ADDR,
299         .config_vreg    = MV64340_PCI_1_CONFIG_DATA_VIRTUAL_REG,
300 };
301
302 static __init void ja_pci1_init(void)
303 {
304         uint32_t mem0_base, mem0_size;
305         uint32_t io_base, io_size;
306
307         io_base = MV_READ(MV64340_PCI_1_IO_BASE_ADDR) << 16;
308         io_size = (MV_READ(MV64340_PCI_1_IO_SIZE) + 1) << 16;
309         mem0_base = MV_READ(MV64340_PCI_1_MEMORY0_BASE_ADDR) << 16;
310         mem0_size = (MV_READ(MV64340_PCI_1_MEMORY0_SIZE) + 1) << 16;
311
312         /*
313          * Here we assume the I/O window of second bus to be contiguous with
314          * the first.  A gap is no problem but would waste address space for
315          * remapping the port space.
316          */
317         mv_pci_io_mem1_resource.start           = mv_io_size;
318         mv_pci_io_mem1_resource.end             = mv_io_size + io_size - 1;
319         mv_pci_mem1_resource.start              = mem0_base;
320         mv_pci_mem1_resource.end                = mem0_base + mem0_size - 1;
321         mv_bus1_controller.pcic.mem_offset      = mem0_base;
322         mv_bus1_controller.pcic.io_offset       = 0;
323
324         ioport_resource.end             = io_base + io_size -mv_io_base - 1;
325
326         register_pci_controller(&mv_bus1_controller.pcic);
327
328         mv_io_size = io_base + io_size - mv_io_base;
329 }
330
331 static __init int __init ja_pci_init(void)
332 {
333         unsigned long io_v_base;
334         uint32_t enable;
335
336         enable = ~MV_READ(MV64340_BASE_ADDR_ENABLE);
337
338         /*
339          * We require at least one enabled I/O or PCI memory window or we
340          * will ignore this PCI bus.  We ignore PCI windows 1, 2 and 3.
341          */
342         if (enable & (0x01 <<  9) || enable & (0x01 << 10))
343                 ja_pci0_init();
344
345         if (enable & (0x01 << 14) || enable & (0x01 << 15))
346                 ja_pci1_init();
347
348         if (mv_io_size) {
349                 io_v_base = (unsigned long) ioremap(mv_io_base, mv_io_size);
350                 if (!io_v_base)
351                         panic("Could not ioremap I/O port range");
352
353                 set_io_port_base(io_v_base);
354         }
355
356         return 0;
357 }
358
359 arch_initcall(ja_pci_init);
360
361 void __init plat_mem_setup(void)
362 {
363         unsigned int tmpword;
364
365         board_time_init = momenco_time_init;
366
367         _machine_restart = momenco_jaguar_restart;
368         _machine_halt = momenco_jaguar_halt;
369         pm_power_off = momenco_jaguar_power_off;
370
371         /*
372          * initrd_start = (unsigned long)jaguar_initrd_start;
373          * initrd_end = (unsigned long)jaguar_initrd_start + (ulong)jaguar_initrd_size;
374          * initrd_below_start_ok = 1;
375          */
376
377         wire_stupidity_into_tlb();
378
379         /*
380          * shut down ethernet ports, just to be sure our memory doesn't get
381          * corrupted by random ethernet traffic.
382          */
383         MV_WRITE(MV643XX_ETH_TRANSMIT_QUEUE_COMMAND_REG(0), 0xff << 8);
384         MV_WRITE(MV643XX_ETH_TRANSMIT_QUEUE_COMMAND_REG(1), 0xff << 8);
385         MV_WRITE(MV643XX_ETH_TRANSMIT_QUEUE_COMMAND_REG(2), 0xff << 8);
386         MV_WRITE(MV643XX_ETH_RECEIVE_QUEUE_COMMAND_REG(0), 0xff << 8);
387         MV_WRITE(MV643XX_ETH_RECEIVE_QUEUE_COMMAND_REG(1), 0xff << 8);
388         MV_WRITE(MV643XX_ETH_RECEIVE_QUEUE_COMMAND_REG(2), 0xff << 8);
389         while (MV_READ(MV643XX_ETH_RECEIVE_QUEUE_COMMAND_REG(0)) & 0xff);
390         while (MV_READ(MV643XX_ETH_RECEIVE_QUEUE_COMMAND_REG(1)) & 0xff);
391         while (MV_READ(MV643XX_ETH_RECEIVE_QUEUE_COMMAND_REG(2)) & 0xff);
392         while (MV_READ(MV643XX_ETH_TRANSMIT_QUEUE_COMMAND_REG(0)) & 0xff);
393         while (MV_READ(MV643XX_ETH_TRANSMIT_QUEUE_COMMAND_REG(1)) & 0xff);
394         while (MV_READ(MV643XX_ETH_TRANSMIT_QUEUE_COMMAND_REG(2)) & 0xff);
395         MV_WRITE(MV643XX_ETH_PORT_SERIAL_CONTROL_REG(0),
396                  MV_READ(MV643XX_ETH_PORT_SERIAL_CONTROL_REG(0)) & ~1);
397         MV_WRITE(MV643XX_ETH_PORT_SERIAL_CONTROL_REG(1),
398                  MV_READ(MV643XX_ETH_PORT_SERIAL_CONTROL_REG(1)) & ~1);
399         MV_WRITE(MV643XX_ETH_PORT_SERIAL_CONTROL_REG(2),
400                  MV_READ(MV643XX_ETH_PORT_SERIAL_CONTROL_REG(2)) & ~1);
401
402         /* Turn off the Bit-Error LED */
403         JAGUAR_FPGA_WRITE(0x80, CLR);
404
405         tmpword = JAGUAR_FPGA_READ(BOARDREV);
406         if (tmpword < 26)
407                 printk("Momentum Jaguar-ATX: Board Assembly Rev. %c\n",
408                         'A'+tmpword);
409         else
410                 printk("Momentum Jaguar-ATX: Board Assembly Revision #0x%x\n",
411                         tmpword);
412
413         tmpword = JAGUAR_FPGA_READ(FPGA_REV);
414         printk("FPGA Rev: %d.%d\n", tmpword>>4, tmpword&15);
415         tmpword = JAGUAR_FPGA_READ(RESET_STATUS);
416         printk("Reset reason: 0x%x\n", tmpword);
417         switch (tmpword) {
418         case 0x1:
419                 printk("  - Power-up reset\n");
420                 break;
421         case 0x2:
422                 printk("  - Push-button reset\n");
423                 break;
424         case 0x8:
425                 printk("  - Watchdog reset\n");
426                 break;
427         case 0x10:
428                 printk("  - JTAG reset\n");
429                 break;
430         default:
431                 printk("  - Unknown reset cause\n");
432         }
433         reset_reason = tmpword;
434         JAGUAR_FPGA_WRITE(0xff, RESET_STATUS);
435
436         tmpword = JAGUAR_FPGA_READ(BOARD_STATUS);
437         printk("Board Status register: 0x%02x\n", tmpword);
438         printk("  - User jumper: %s\n", (tmpword & 0x80)?"installed":"absent");
439         printk("  - Boot flash write jumper: %s\n", (tmpword&0x40)?"installed":"absent");
440
441         /* 256MiB of RM9000x2 DDR */
442 //      add_memory_region(0x0, 0x100<<20, BOOT_MEM_RAM);
443
444         /* 128MiB of MV-64340 DDR */
445 //      add_memory_region(0x100<<20, 0x80<<20, BOOT_MEM_RAM);
446
447         /* XXX Memory configuration should be picked up from PMON2k */
448 #ifdef CONFIG_JAGUAR_DMALOW
449         printk("Jaguar ATX DMA-low mode set\n");
450         add_memory_region(0x00000000, 0x08000000, BOOT_MEM_RAM);
451         add_memory_region(0x08000000, 0x10000000, BOOT_MEM_RAM);
452 #else
453         /* 128MiB of MV-64340 DDR RAM */
454         printk("Jaguar ATX DMA-low mode is not set\n");
455         add_memory_region(0x100<<20, 0x80<<20, BOOT_MEM_RAM);
456 #endif
457
458 #ifdef GEMDEBUG_TRACEBUFFER
459         {
460           unsigned int tbControl;
461           tbControl =
462             0 << 26 |  /* post trigger delay 0 */
463                     0x2 << 16 |         /* sequential trace mode */
464             //      0x0 << 16 |         /* non-sequential trace mode */
465             //      0xf << 4 |          /* watchpoints disabled */
466             2 << 2 |            /* armed */
467             2 ;                 /* interrupt disabled  */
468           printk ("setting     tbControl = %08lx\n", tbControl);
469           write_32bit_cp0_set1_register($22, tbControl);
470           __asm__ __volatile__(".set noreorder\n\t" \
471                                "nop; nop; nop; nop; nop; nop;\n\t" \
472                                "nop; nop; nop; nop; nop; nop;\n\t" \
473                                ".set reorder\n\t");
474
475         }
476 #endif
477 }