Date: Fri Jul 8 20:10:17 2005 +0000
[linux-2.6.git] / arch / mips / mm / tlbex.c
1 /*
2  * This file is subject to the terms and conditions of the GNU General Public
3  * License.  See the file "COPYING" in the main directory of this archive
4  * for more details.
5  *
6  * Synthesize TLB refill handlers at runtime.
7  *
8  * Copyright (C) 2004,2005 by Thiemo Seufer
9  * Copyright (C) 2005  Maciej W. Rozycki
10  */
11
12 #include <stdarg.h>
13
14 #include <linux/config.h>
15 #include <linux/mm.h>
16 #include <linux/kernel.h>
17 #include <linux/types.h>
18 #include <linux/string.h>
19 #include <linux/init.h>
20
21 #include <asm/pgtable.h>
22 #include <asm/cacheflush.h>
23 #include <asm/mmu_context.h>
24 #include <asm/inst.h>
25 #include <asm/elf.h>
26 #include <asm/smp.h>
27 #include <asm/war.h>
28
29 /* #define DEBUG_TLB */
30
31 static __init int __attribute__((unused)) r45k_bvahwbug(void)
32 {
33         /* XXX: We should probe for the presence of this bug, but we don't. */
34         return 0;
35 }
36
37 static __init int __attribute__((unused)) r4k_250MHZhwbug(void)
38 {
39         /* XXX: We should probe for the presence of this bug, but we don't. */
40         return 0;
41 }
42
43 static __init int __attribute__((unused)) bcm1250_m3_war(void)
44 {
45         return BCM1250_M3_WAR;
46 }
47
48 static __init int __attribute__((unused)) r10000_llsc_war(void)
49 {
50         return R10000_LLSC_WAR;
51 }
52
53 /*
54  * A little micro-assembler, intended for TLB refill handler
55  * synthesizing. It is intentionally kept simple, does only support
56  * a subset of instructions, and does not try to hide pipeline effects
57  * like branch delay slots.
58  */
59
60 enum fields
61 {
62         RS = 0x001,
63         RT = 0x002,
64         RD = 0x004,
65         RE = 0x008,
66         SIMM = 0x010,
67         UIMM = 0x020,
68         BIMM = 0x040,
69         JIMM = 0x080,
70         FUNC = 0x100,
71 };
72
73 #define OP_MASK         0x2f
74 #define OP_SH           26
75 #define RS_MASK         0x1f
76 #define RS_SH           21
77 #define RT_MASK         0x1f
78 #define RT_SH           16
79 #define RD_MASK         0x1f
80 #define RD_SH           11
81 #define RE_MASK         0x1f
82 #define RE_SH           6
83 #define IMM_MASK        0xffff
84 #define IMM_SH          0
85 #define JIMM_MASK       0x3ffffff
86 #define JIMM_SH         0
87 #define FUNC_MASK       0x2f
88 #define FUNC_SH         0
89
90 enum opcode {
91         insn_invalid,
92         insn_addu, insn_addiu, insn_and, insn_andi, insn_beq,
93         insn_beql, insn_bgez, insn_bgezl, insn_bltz, insn_bltzl,
94         insn_bne, insn_daddu, insn_daddiu, insn_dmfc0, insn_dmtc0,
95         insn_dsll, insn_dsll32, insn_dsra, insn_dsrl,
96         insn_dsubu, insn_eret, insn_j, insn_jal, insn_jr, insn_ld,
97         insn_ll, insn_lld, insn_lui, insn_lw, insn_mfc0, insn_mtc0,
98         insn_ori, insn_rfe, insn_sc, insn_scd, insn_sd, insn_sll,
99         insn_sra, insn_srl, insn_subu, insn_sw, insn_tlbp, insn_tlbwi,
100         insn_tlbwr, insn_xor, insn_xori
101 };
102
103 struct insn {
104         enum opcode opcode;
105         u32 match;
106         enum fields fields;
107 };
108
109 /* This macro sets the non-variable bits of an instruction. */
110 #define M(a, b, c, d, e, f)                                     \
111         ((a) << OP_SH                                           \
112          | (b) << RS_SH                                         \
113          | (c) << RT_SH                                         \
114          | (d) << RD_SH                                         \
115          | (e) << RE_SH                                         \
116          | (f) << FUNC_SH)
117
118 static __initdata struct insn insn_table[] = {
119         { insn_addiu, M(addiu_op,0,0,0,0,0), RS | RT | SIMM },
120         { insn_addu, M(spec_op,0,0,0,0,addu_op), RS | RT | RD },
121         { insn_and, M(spec_op,0,0,0,0,and_op), RS | RT | RD },
122         { insn_andi, M(andi_op,0,0,0,0,0), RS | RT | UIMM },
123         { insn_beq, M(beq_op,0,0,0,0,0), RS | RT | BIMM },
124         { insn_beql, M(beql_op,0,0,0,0,0), RS | RT | BIMM },
125         { insn_bgez, M(bcond_op,0,bgez_op,0,0,0), RS | BIMM },
126         { insn_bgezl, M(bcond_op,0,bgezl_op,0,0,0), RS | BIMM },
127         { insn_bltz, M(bcond_op,0,bltz_op,0,0,0), RS | BIMM },
128         { insn_bltzl, M(bcond_op,0,bltzl_op,0,0,0), RS | BIMM },
129         { insn_bne, M(bne_op,0,0,0,0,0), RS | RT | BIMM },
130         { insn_daddiu, M(daddiu_op,0,0,0,0,0), RS | RT | SIMM },
131         { insn_daddu, M(spec_op,0,0,0,0,daddu_op), RS | RT | RD },
132         { insn_dmfc0, M(cop0_op,dmfc_op,0,0,0,0), RT | RD },
133         { insn_dmtc0, M(cop0_op,dmtc_op,0,0,0,0), RT | RD },
134         { insn_dsll, M(spec_op,0,0,0,0,dsll_op), RT | RD | RE },
135         { insn_dsll32, M(spec_op,0,0,0,0,dsll32_op), RT | RD | RE },
136         { insn_dsra, M(spec_op,0,0,0,0,dsra_op), RT | RD | RE },
137         { insn_dsrl, M(spec_op,0,0,0,0,dsrl_op), RT | RD | RE },
138         { insn_dsubu, M(spec_op,0,0,0,0,dsubu_op), RS | RT | RD },
139         { insn_eret, M(cop0_op,cop_op,0,0,0,eret_op), 0 },
140         { insn_j, M(j_op,0,0,0,0,0), JIMM },
141         { insn_jal, M(jal_op,0,0,0,0,0), JIMM },
142         { insn_jr, M(spec_op,0,0,0,0,jr_op), RS },
143         { insn_ld, M(ld_op,0,0,0,0,0), RS | RT | SIMM },
144         { insn_ll, M(ll_op,0,0,0,0,0), RS | RT | SIMM },
145         { insn_lld, M(lld_op,0,0,0,0,0), RS | RT | SIMM },
146         { insn_lui, M(lui_op,0,0,0,0,0), RT | SIMM },
147         { insn_lw, M(lw_op,0,0,0,0,0), RS | RT | SIMM },
148         { insn_mfc0, M(cop0_op,mfc_op,0,0,0,0), RT | RD },
149         { insn_mtc0, M(cop0_op,mtc_op,0,0,0,0), RT | RD },
150         { insn_ori, M(ori_op,0,0,0,0,0), RS | RT | UIMM },
151         { insn_rfe, M(cop0_op,cop_op,0,0,0,rfe_op), 0 },
152         { insn_sc, M(sc_op,0,0,0,0,0), RS | RT | SIMM },
153         { insn_scd, M(scd_op,0,0,0,0,0), RS | RT | SIMM },
154         { insn_sd, M(sd_op,0,0,0,0,0), RS | RT | SIMM },
155         { insn_sll, M(spec_op,0,0,0,0,sll_op), RT | RD | RE },
156         { insn_sra, M(spec_op,0,0,0,0,sra_op), RT | RD | RE },
157         { insn_srl, M(spec_op,0,0,0,0,srl_op), RT | RD | RE },
158         { insn_subu, M(spec_op,0,0,0,0,subu_op), RS | RT | RD },
159         { insn_sw, M(sw_op,0,0,0,0,0), RS | RT | SIMM },
160         { insn_tlbp, M(cop0_op,cop_op,0,0,0,tlbp_op), 0 },
161         { insn_tlbwi, M(cop0_op,cop_op,0,0,0,tlbwi_op), 0 },
162         { insn_tlbwr, M(cop0_op,cop_op,0,0,0,tlbwr_op), 0 },
163         { insn_xor, M(spec_op,0,0,0,0,xor_op), RS | RT | RD },
164         { insn_xori, M(xori_op,0,0,0,0,0), RS | RT | UIMM },
165         { insn_invalid, 0, 0 }
166 };
167
168 #undef M
169
170 static __init u32 build_rs(u32 arg)
171 {
172         if (arg & ~RS_MASK)
173                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
174
175         return (arg & RS_MASK) << RS_SH;
176 }
177
178 static __init u32 build_rt(u32 arg)
179 {
180         if (arg & ~RT_MASK)
181                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
182
183         return (arg & RT_MASK) << RT_SH;
184 }
185
186 static __init u32 build_rd(u32 arg)
187 {
188         if (arg & ~RD_MASK)
189                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
190
191         return (arg & RD_MASK) << RD_SH;
192 }
193
194 static __init u32 build_re(u32 arg)
195 {
196         if (arg & ~RE_MASK)
197                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
198
199         return (arg & RE_MASK) << RE_SH;
200 }
201
202 static __init u32 build_simm(s32 arg)
203 {
204         if (arg > 0x7fff || arg < -0x8000)
205                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
206
207         return arg & 0xffff;
208 }
209
210 static __init u32 build_uimm(u32 arg)
211 {
212         if (arg & ~IMM_MASK)
213                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
214
215         return arg & IMM_MASK;
216 }
217
218 static __init u32 build_bimm(s32 arg)
219 {
220         if (arg > 0x1ffff || arg < -0x20000)
221                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
222
223         if (arg & 0x3)
224                 printk(KERN_WARNING "Invalid TLB synthesizer branch target\n");
225
226         return ((arg < 0) ? (1 << 15) : 0) | ((arg >> 2) & 0x7fff);
227 }
228
229 static __init u32 build_jimm(u32 arg)
230 {
231         if (arg & ~((JIMM_MASK) << 2))
232                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
233
234         return (arg >> 2) & JIMM_MASK;
235 }
236
237 static __init u32 build_func(u32 arg)
238 {
239         if (arg & ~FUNC_MASK)
240                 printk(KERN_WARNING "TLB synthesizer field overflow\n");
241
242         return arg & FUNC_MASK;
243 }
244
245 /*
246  * The order of opcode arguments is implicitly left to right,
247  * starting with RS and ending with FUNC or IMM.
248  */
249 static void __init build_insn(u32 **buf, enum opcode opc, ...)
250 {
251         struct insn *ip = NULL;
252         unsigned int i;
253         va_list ap;
254         u32 op;
255
256         for (i = 0; insn_table[i].opcode != insn_invalid; i++)
257                 if (insn_table[i].opcode == opc) {
258                         ip = &insn_table[i];
259                         break;
260                 }
261
262         if (!ip)
263                 panic("Unsupported TLB synthesizer instruction %d", opc);
264
265         op = ip->match;
266         va_start(ap, opc);
267         if (ip->fields & RS) op |= build_rs(va_arg(ap, u32));
268         if (ip->fields & RT) op |= build_rt(va_arg(ap, u32));
269         if (ip->fields & RD) op |= build_rd(va_arg(ap, u32));
270         if (ip->fields & RE) op |= build_re(va_arg(ap, u32));
271         if (ip->fields & SIMM) op |= build_simm(va_arg(ap, s32));
272         if (ip->fields & UIMM) op |= build_uimm(va_arg(ap, u32));
273         if (ip->fields & BIMM) op |= build_bimm(va_arg(ap, s32));
274         if (ip->fields & JIMM) op |= build_jimm(va_arg(ap, u32));
275         if (ip->fields & FUNC) op |= build_func(va_arg(ap, u32));
276         va_end(ap);
277
278         **buf = op;
279         (*buf)++;
280 }
281
282 #define I_u1u2u3(op)                                            \
283         static inline void i##op(u32 **buf, unsigned int a,     \
284                 unsigned int b, unsigned int c)                 \
285         {                                                       \
286                 build_insn(buf, insn##op, a, b, c);             \
287         }
288
289 #define I_u2u1u3(op)                                            \
290         static inline void i##op(u32 **buf, unsigned int a,     \
291                 unsigned int b, unsigned int c)                 \
292         {                                                       \
293                 build_insn(buf, insn##op, b, a, c);             \
294         }
295
296 #define I_u3u1u2(op)                                            \
297         static inline void i##op(u32 **buf, unsigned int a,     \
298                 unsigned int b, unsigned int c)                 \
299         {                                                       \
300                 build_insn(buf, insn##op, b, c, a);             \
301         }
302
303 #define I_u1u2s3(op)                                            \
304         static inline void i##op(u32 **buf, unsigned int a,     \
305                 unsigned int b, signed int c)                   \
306         {                                                       \
307                 build_insn(buf, insn##op, a, b, c);             \
308         }
309
310 #define I_u2s3u1(op)                                            \
311         static inline void i##op(u32 **buf, unsigned int a,     \
312                 signed int b, unsigned int c)                   \
313         {                                                       \
314                 build_insn(buf, insn##op, c, a, b);             \
315         }
316
317 #define I_u2u1s3(op)                                            \
318         static inline void i##op(u32 **buf, unsigned int a,     \
319                 unsigned int b, signed int c)                   \
320         {                                                       \
321                 build_insn(buf, insn##op, b, a, c);             \
322         }
323
324 #define I_u1u2(op)                                              \
325         static inline void i##op(u32 **buf, unsigned int a,     \
326                 unsigned int b)                                 \
327         {                                                       \
328                 build_insn(buf, insn##op, a, b);                \
329         }
330
331 #define I_u1s2(op)                                              \
332         static inline void i##op(u32 **buf, unsigned int a,     \
333                 signed int b)                                   \
334         {                                                       \
335                 build_insn(buf, insn##op, a, b);                \
336         }
337
338 #define I_u1(op)                                                \
339         static inline void i##op(u32 **buf, unsigned int a)     \
340         {                                                       \
341                 build_insn(buf, insn##op, a);                   \
342         }
343
344 #define I_0(op)                                                 \
345         static inline void i##op(u32 **buf)                     \
346         {                                                       \
347                 build_insn(buf, insn##op);                      \
348         }
349
350 I_u2u1s3(_addiu);
351 I_u3u1u2(_addu);
352 I_u2u1u3(_andi);
353 I_u3u1u2(_and);
354 I_u1u2s3(_beq);
355 I_u1u2s3(_beql);
356 I_u1s2(_bgez);
357 I_u1s2(_bgezl);
358 I_u1s2(_bltz);
359 I_u1s2(_bltzl);
360 I_u1u2s3(_bne);
361 I_u1u2(_dmfc0);
362 I_u1u2(_dmtc0);
363 I_u2u1s3(_daddiu);
364 I_u3u1u2(_daddu);
365 I_u2u1u3(_dsll);
366 I_u2u1u3(_dsll32);
367 I_u2u1u3(_dsra);
368 I_u2u1u3(_dsrl);
369 I_u3u1u2(_dsubu);
370 I_0(_eret);
371 I_u1(_j);
372 I_u1(_jal);
373 I_u1(_jr);
374 I_u2s3u1(_ld);
375 I_u2s3u1(_ll);
376 I_u2s3u1(_lld);
377 I_u1s2(_lui);
378 I_u2s3u1(_lw);
379 I_u1u2(_mfc0);
380 I_u1u2(_mtc0);
381 I_u2u1u3(_ori);
382 I_0(_rfe);
383 I_u2s3u1(_sc);
384 I_u2s3u1(_scd);
385 I_u2s3u1(_sd);
386 I_u2u1u3(_sll);
387 I_u2u1u3(_sra);
388 I_u2u1u3(_srl);
389 I_u3u1u2(_subu);
390 I_u2s3u1(_sw);
391 I_0(_tlbp);
392 I_0(_tlbwi);
393 I_0(_tlbwr);
394 I_u3u1u2(_xor)
395 I_u2u1u3(_xori);
396
397 /*
398  * handling labels
399  */
400
401 enum label_id {
402         label_invalid,
403         label_second_part,
404         label_leave,
405         label_vmalloc,
406         label_vmalloc_done,
407         label_tlbw_hazard,
408         label_split,
409         label_nopage_tlbl,
410         label_nopage_tlbs,
411         label_nopage_tlbm,
412         label_smp_pgtable_change,
413         label_r3000_write_probe_fail,
414 };
415
416 struct label {
417         u32 *addr;
418         enum label_id lab;
419 };
420
421 static __init void build_label(struct label **lab, u32 *addr,
422                                enum label_id l)
423 {
424         (*lab)->addr = addr;
425         (*lab)->lab = l;
426         (*lab)++;
427 }
428
429 #define L_LA(lb)                                                \
430         static inline void l##lb(struct label **lab, u32 *addr) \
431         {                                                       \
432                 build_label(lab, addr, label##lb);              \
433         }
434
435 L_LA(_second_part)
436 L_LA(_leave)
437 L_LA(_vmalloc)
438 L_LA(_vmalloc_done)
439 L_LA(_tlbw_hazard)
440 L_LA(_split)
441 L_LA(_nopage_tlbl)
442 L_LA(_nopage_tlbs)
443 L_LA(_nopage_tlbm)
444 L_LA(_smp_pgtable_change)
445 L_LA(_r3000_write_probe_fail)
446
447 /* convenience macros for instructions */
448 #ifdef CONFIG_64BIT
449 # define i_LW(buf, rs, rt, off) i_ld(buf, rs, rt, off)
450 # define i_SW(buf, rs, rt, off) i_sd(buf, rs, rt, off)
451 # define i_SLL(buf, rs, rt, sh) i_dsll(buf, rs, rt, sh)
452 # define i_SRA(buf, rs, rt, sh) i_dsra(buf, rs, rt, sh)
453 # define i_SRL(buf, rs, rt, sh) i_dsrl(buf, rs, rt, sh)
454 # define i_MFC0(buf, rt, rd) i_dmfc0(buf, rt, rd)
455 # define i_MTC0(buf, rt, rd) i_dmtc0(buf, rt, rd)
456 # define i_ADDIU(buf, rs, rt, val) i_daddiu(buf, rs, rt, val)
457 # define i_ADDU(buf, rs, rt, rd) i_daddu(buf, rs, rt, rd)
458 # define i_SUBU(buf, rs, rt, rd) i_dsubu(buf, rs, rt, rd)
459 # define i_LL(buf, rs, rt, off) i_lld(buf, rs, rt, off)
460 # define i_SC(buf, rs, rt, off) i_scd(buf, rs, rt, off)
461 #else
462 # define i_LW(buf, rs, rt, off) i_lw(buf, rs, rt, off)
463 # define i_SW(buf, rs, rt, off) i_sw(buf, rs, rt, off)
464 # define i_SLL(buf, rs, rt, sh) i_sll(buf, rs, rt, sh)
465 # define i_SRA(buf, rs, rt, sh) i_sra(buf, rs, rt, sh)
466 # define i_SRL(buf, rs, rt, sh) i_srl(buf, rs, rt, sh)
467 # define i_MFC0(buf, rt, rd) i_mfc0(buf, rt, rd)
468 # define i_MTC0(buf, rt, rd) i_mtc0(buf, rt, rd)
469 # define i_ADDIU(buf, rs, rt, val) i_addiu(buf, rs, rt, val)
470 # define i_ADDU(buf, rs, rt, rd) i_addu(buf, rs, rt, rd)
471 # define i_SUBU(buf, rs, rt, rd) i_subu(buf, rs, rt, rd)
472 # define i_LL(buf, rs, rt, off) i_ll(buf, rs, rt, off)
473 # define i_SC(buf, rs, rt, off) i_sc(buf, rs, rt, off)
474 #endif
475
476 #define i_b(buf, off) i_beq(buf, 0, 0, off)
477 #define i_beqz(buf, rs, off) i_beq(buf, rs, 0, off)
478 #define i_beqzl(buf, rs, off) i_beql(buf, rs, 0, off)
479 #define i_bnez(buf, rs, off) i_bne(buf, rs, 0, off)
480 #define i_bnezl(buf, rs, off) i_bnel(buf, rs, 0, off)
481 #define i_move(buf, a, b) i_ADDU(buf, a, 0, b)
482 #define i_nop(buf) i_sll(buf, 0, 0, 0)
483 #define i_ssnop(buf) i_sll(buf, 0, 0, 1)
484 #define i_ehb(buf) i_sll(buf, 0, 0, 3)
485
486 #ifdef CONFIG_64BIT
487 static __init int __attribute__((unused)) in_compat_space_p(long addr)
488 {
489         /* Is this address in 32bit compat space? */
490         return (((addr) & 0xffffffff00000000L) == 0xffffffff00000000L);
491 }
492
493 static __init int __attribute__((unused)) rel_highest(long val)
494 {
495         return ((((val + 0x800080008000L) >> 48) & 0xffff) ^ 0x8000) - 0x8000;
496 }
497
498 static __init int __attribute__((unused)) rel_higher(long val)
499 {
500         return ((((val + 0x80008000L) >> 32) & 0xffff) ^ 0x8000) - 0x8000;
501 }
502 #endif
503
504 static __init int rel_hi(long val)
505 {
506         return ((((val + 0x8000L) >> 16) & 0xffff) ^ 0x8000) - 0x8000;
507 }
508
509 static __init int rel_lo(long val)
510 {
511         return ((val & 0xffff) ^ 0x8000) - 0x8000;
512 }
513
514 static __init void i_LA_mostly(u32 **buf, unsigned int rs, long addr)
515 {
516 #ifdef CONFIG_64BIT
517         if (!in_compat_space_p(addr)) {
518                 i_lui(buf, rs, rel_highest(addr));
519                 if (rel_higher(addr))
520                         i_daddiu(buf, rs, rs, rel_higher(addr));
521                 if (rel_hi(addr)) {
522                         i_dsll(buf, rs, rs, 16);
523                         i_daddiu(buf, rs, rs, rel_hi(addr));
524                         i_dsll(buf, rs, rs, 16);
525                 } else
526                         i_dsll32(buf, rs, rs, 0);
527         } else
528 #endif
529                 i_lui(buf, rs, rel_hi(addr));
530 }
531
532 static __init void __attribute__((unused)) i_LA(u32 **buf, unsigned int rs,
533                                                 long addr)
534 {
535         i_LA_mostly(buf, rs, addr);
536         if (rel_lo(addr))
537                 i_ADDIU(buf, rs, rs, rel_lo(addr));
538 }
539
540 /*
541  * handle relocations
542  */
543
544 struct reloc {
545         u32 *addr;
546         unsigned int type;
547         enum label_id lab;
548 };
549
550 static __init void r_mips_pc16(struct reloc **rel, u32 *addr,
551                                enum label_id l)
552 {
553         (*rel)->addr = addr;
554         (*rel)->type = R_MIPS_PC16;
555         (*rel)->lab = l;
556         (*rel)++;
557 }
558
559 static inline void __resolve_relocs(struct reloc *rel, struct label *lab)
560 {
561         long laddr = (long)lab->addr;
562         long raddr = (long)rel->addr;
563
564         switch (rel->type) {
565         case R_MIPS_PC16:
566                 *rel->addr |= build_bimm(laddr - (raddr + 4));
567                 break;
568
569         default:
570                 panic("Unsupported TLB synthesizer relocation %d",
571                       rel->type);
572         }
573 }
574
575 static __init void resolve_relocs(struct reloc *rel, struct label *lab)
576 {
577         struct label *l;
578
579         for (; rel->lab != label_invalid; rel++)
580                 for (l = lab; l->lab != label_invalid; l++)
581                         if (rel->lab == l->lab)
582                                 __resolve_relocs(rel, l);
583 }
584
585 static __init void move_relocs(struct reloc *rel, u32 *first, u32 *end,
586                                long off)
587 {
588         for (; rel->lab != label_invalid; rel++)
589                 if (rel->addr >= first && rel->addr < end)
590                         rel->addr += off;
591 }
592
593 static __init void move_labels(struct label *lab, u32 *first, u32 *end,
594                                long off)
595 {
596         for (; lab->lab != label_invalid; lab++)
597                 if (lab->addr >= first && lab->addr < end)
598                         lab->addr += off;
599 }
600
601 static __init void copy_handler(struct reloc *rel, struct label *lab,
602                                 u32 *first, u32 *end, u32 *target)
603 {
604         long off = (long)(target - first);
605
606         memcpy(target, first, (end - first) * sizeof(u32));
607
608         move_relocs(rel, first, end, off);
609         move_labels(lab, first, end, off);
610 }
611
612 static __init int __attribute__((unused)) insn_has_bdelay(struct reloc *rel,
613                                                           u32 *addr)
614 {
615         for (; rel->lab != label_invalid; rel++) {
616                 if (rel->addr == addr
617                     && (rel->type == R_MIPS_PC16
618                         || rel->type == R_MIPS_26))
619                         return 1;
620         }
621
622         return 0;
623 }
624
625 /* convenience functions for labeled branches */
626 static void __attribute__((unused)) il_bltz(u32 **p, struct reloc **r,
627                                             unsigned int reg, enum label_id l)
628 {
629         r_mips_pc16(r, *p, l);
630         i_bltz(p, reg, 0);
631 }
632
633 static void __attribute__((unused)) il_b(u32 **p, struct reloc **r,
634                                          enum label_id l)
635 {
636         r_mips_pc16(r, *p, l);
637         i_b(p, 0);
638 }
639
640 static void il_beqz(u32 **p, struct reloc **r, unsigned int reg,
641                     enum label_id l)
642 {
643         r_mips_pc16(r, *p, l);
644         i_beqz(p, reg, 0);
645 }
646
647 static void __attribute__((unused))
648 il_beqzl(u32 **p, struct reloc **r, unsigned int reg, enum label_id l)
649 {
650         r_mips_pc16(r, *p, l);
651         i_beqzl(p, reg, 0);
652 }
653
654 static void il_bnez(u32 **p, struct reloc **r, unsigned int reg,
655                     enum label_id l)
656 {
657         r_mips_pc16(r, *p, l);
658         i_bnez(p, reg, 0);
659 }
660
661 static void il_bgezl(u32 **p, struct reloc **r, unsigned int reg,
662                      enum label_id l)
663 {
664         r_mips_pc16(r, *p, l);
665         i_bgezl(p, reg, 0);
666 }
667
668 /* The only general purpose registers allowed in TLB handlers. */
669 #define K0              26
670 #define K1              27
671
672 /* Some CP0 registers */
673 #define C0_INDEX        0
674 #define C0_ENTRYLO0     2
675 #define C0_ENTRYLO1     3
676 #define C0_CONTEXT      4
677 #define C0_BADVADDR     8
678 #define C0_ENTRYHI      10
679 #define C0_EPC          14
680 #define C0_XCONTEXT     20
681
682 #ifdef CONFIG_64BIT
683 # define GET_CONTEXT(buf, reg) i_MFC0(buf, reg, C0_XCONTEXT)
684 #else
685 # define GET_CONTEXT(buf, reg) i_MFC0(buf, reg, C0_CONTEXT)
686 #endif
687
688 /* The worst case length of the handler is around 18 instructions for
689  * R3000-style TLBs and up to 63 instructions for R4000-style TLBs.
690  * Maximum space available is 32 instructions for R3000 and 64
691  * instructions for R4000.
692  *
693  * We deliberately chose a buffer size of 128, so we won't scribble
694  * over anything important on overflow before we panic.
695  */
696 static __initdata u32 tlb_handler[128];
697
698 /* simply assume worst case size for labels and relocs */
699 static __initdata struct label labels[128];
700 static __initdata struct reloc relocs[128];
701
702 /*
703  * The R3000 TLB handler is simple.
704  */
705 static void __init build_r3000_tlb_refill_handler(void)
706 {
707         long pgdc = (long)pgd_current;
708         u32 *p;
709
710         memset(tlb_handler, 0, sizeof(tlb_handler));
711         p = tlb_handler;
712
713         i_mfc0(&p, K0, C0_BADVADDR);
714         i_lui(&p, K1, rel_hi(pgdc)); /* cp0 delay */
715         i_lw(&p, K1, rel_lo(pgdc), K1);
716         i_srl(&p, K0, K0, 22); /* load delay */
717         i_sll(&p, K0, K0, 2);
718         i_addu(&p, K1, K1, K0);
719         i_mfc0(&p, K0, C0_CONTEXT);
720         i_lw(&p, K1, 0, K1); /* cp0 delay */
721         i_andi(&p, K0, K0, 0xffc); /* load delay */
722         i_addu(&p, K1, K1, K0);
723         i_lw(&p, K0, 0, K1);
724         i_nop(&p); /* load delay */
725         i_mtc0(&p, K0, C0_ENTRYLO0);
726         i_mfc0(&p, K1, C0_EPC); /* cp0 delay */
727         i_tlbwr(&p); /* cp0 delay */
728         i_jr(&p, K1);
729         i_rfe(&p); /* branch delay */
730
731         if (p > tlb_handler + 32)
732                 panic("TLB refill handler space exceeded");
733
734         printk("Synthesized TLB refill handler (%u instructions).\n",
735                (unsigned int)(p - tlb_handler));
736 #ifdef DEBUG_TLB
737         {
738                 int i;
739
740                 for (i = 0; i < (p - tlb_handler); i++)
741                         printk("%08x\n", tlb_handler[i]);
742         }
743 #endif
744
745         memcpy((void *)CAC_BASE, tlb_handler, 0x80);
746         flush_icache_range(CAC_BASE, CAC_BASE + 0x80);
747 }
748
749 /*
750  * The R4000 TLB handler is much more complicated. We have two
751  * consecutive handler areas with 32 instructions space each.
752  * Since they aren't used at the same time, we can overflow in the
753  * other one.To keep things simple, we first assume linear space,
754  * then we relocate it to the final handler layout as needed.
755  */
756 static __initdata u32 final_handler[64];
757
758 /*
759  * Hazards
760  *
761  * From the IDT errata for the QED RM5230 (Nevada), processor revision 1.0:
762  * 2. A timing hazard exists for the TLBP instruction.
763  *
764  *      stalling_instruction
765  *      TLBP
766  *
767  * The JTLB is being read for the TLBP throughout the stall generated by the
768  * previous instruction. This is not really correct as the stalling instruction
769  * can modify the address used to access the JTLB.  The failure symptom is that
770  * the TLBP instruction will use an address created for the stalling instruction
771  * and not the address held in C0_ENHI and thus report the wrong results.
772  *
773  * The software work-around is to not allow the instruction preceding the TLBP
774  * to stall - make it an NOP or some other instruction guaranteed not to stall.
775  *
776  * Errata 2 will not be fixed.  This errata is also on the R5000.
777  *
778  * As if we MIPS hackers wouldn't know how to nop pipelines happy ...
779  */
780 static __init void __attribute__((unused)) build_tlb_probe_entry(u32 **p)
781 {
782         switch (current_cpu_data.cputype) {
783         case CPU_R5000:
784         case CPU_R5000A:
785         case CPU_NEVADA:
786                 i_nop(p);
787                 i_tlbp(p);
788                 break;
789
790         default:
791                 i_tlbp(p);
792                 break;
793         }
794 }
795
796 /*
797  * Write random or indexed TLB entry, and care about the hazards from
798  * the preceeding mtc0 and for the following eret.
799  */
800 enum tlb_write_entry { tlb_random, tlb_indexed };
801
802 static __init void build_tlb_write_entry(u32 **p, struct label **l,
803                                          struct reloc **r,
804                                          enum tlb_write_entry wmode)
805 {
806         void(*tlbw)(u32 **) = NULL;
807
808         switch (wmode) {
809         case tlb_random: tlbw = i_tlbwr; break;
810         case tlb_indexed: tlbw = i_tlbwi; break;
811         }
812
813         switch (current_cpu_data.cputype) {
814         case CPU_R4000PC:
815         case CPU_R4000SC:
816         case CPU_R4000MC:
817         case CPU_R4400PC:
818         case CPU_R4400SC:
819         case CPU_R4400MC:
820                 /*
821                  * This branch uses up a mtc0 hazard nop slot and saves
822                  * two nops after the tlbw instruction.
823                  */
824                 il_bgezl(p, r, 0, label_tlbw_hazard);
825                 tlbw(p);
826                 l_tlbw_hazard(l, *p);
827                 i_nop(p);
828                 break;
829
830         case CPU_R4600:
831         case CPU_R4700:
832         case CPU_R5000:
833         case CPU_R5000A:
834                 i_nop(p);
835                 tlbw(p);
836                 i_nop(p);
837                 break;
838
839         case CPU_R4300:
840         case CPU_5KC:
841         case CPU_TX49XX:
842         case CPU_AU1000:
843         case CPU_AU1100:
844         case CPU_AU1500:
845         case CPU_AU1550:
846         case CPU_AU1200:
847                 i_nop(p);
848                 tlbw(p);
849                 break;
850
851         case CPU_R10000:
852         case CPU_R12000:
853         case CPU_4KC:
854         case CPU_SB1:
855         case CPU_4KSC:
856         case CPU_20KC:
857         case CPU_25KF:
858                 tlbw(p);
859                 break;
860
861         case CPU_NEVADA:
862                 i_nop(p); /* QED specifies 2 nops hazard */
863                 /*
864                  * This branch uses up a mtc0 hazard nop slot and saves
865                  * a nop after the tlbw instruction.
866                  */
867                 il_bgezl(p, r, 0, label_tlbw_hazard);
868                 tlbw(p);
869                 l_tlbw_hazard(l, *p);
870                 break;
871
872         case CPU_RM7000:
873                 i_nop(p);
874                 i_nop(p);
875                 i_nop(p);
876                 i_nop(p);
877                 tlbw(p);
878                 break;
879
880         case CPU_4KEC:
881         case CPU_24K:
882                 i_ehb(p);
883                 tlbw(p);
884                 break;
885
886         case CPU_RM9000:
887                 /*
888                  * When the JTLB is updated by tlbwi or tlbwr, a subsequent
889                  * use of the JTLB for instructions should not occur for 4
890                  * cpu cycles and use for data translations should not occur
891                  * for 3 cpu cycles.
892                  */
893                 i_ssnop(p);
894                 i_ssnop(p);
895                 i_ssnop(p);
896                 i_ssnop(p);
897                 tlbw(p);
898                 i_ssnop(p);
899                 i_ssnop(p);
900                 i_ssnop(p);
901                 i_ssnop(p);
902                 break;
903
904         case CPU_VR4111:
905         case CPU_VR4121:
906         case CPU_VR4122:
907         case CPU_VR4181:
908         case CPU_VR4181A:
909                 i_nop(p);
910                 i_nop(p);
911                 tlbw(p);
912                 i_nop(p);
913                 i_nop(p);
914                 break;
915
916         case CPU_VR4131:
917         case CPU_VR4133:
918                 i_nop(p);
919                 i_nop(p);
920                 tlbw(p);
921                 break;
922
923         default:
924                 panic("No TLB refill handler yet (CPU type: %d)",
925                       current_cpu_data.cputype);
926                 break;
927         }
928 }
929
930 #ifdef CONFIG_64BIT
931 /*
932  * TMP and PTR are scratch.
933  * TMP will be clobbered, PTR will hold the pmd entry.
934  */
935 static __init void
936 build_get_pmde64(u32 **p, struct label **l, struct reloc **r,
937                  unsigned int tmp, unsigned int ptr)
938 {
939         long pgdc = (long)pgd_current;
940
941         /*
942          * The vmalloc handling is not in the hotpath.
943          */
944         i_dmfc0(p, tmp, C0_BADVADDR);
945         il_bltz(p, r, tmp, label_vmalloc);
946         /* No i_nop needed here, since the next insn doesn't touch TMP. */
947
948 #ifdef CONFIG_SMP
949 # ifdef CONFIG_BUILD_ELF64
950         /*
951          * 64 bit SMP running in XKPHYS has smp_processor_id() << 3
952          * stored in CONTEXT.
953          */
954         i_dmfc0(p, ptr, C0_CONTEXT);
955         i_dsrl(p, ptr, ptr, 23);
956         i_LA_mostly(p, tmp, pgdc);
957         i_daddu(p, ptr, ptr, tmp);
958         i_dmfc0(p, tmp, C0_BADVADDR);
959         i_ld(p, ptr, rel_lo(pgdc), ptr);
960 # else
961         /*
962          * 64 bit SMP running in compat space has the lower part of
963          * &pgd_current[smp_processor_id()] stored in CONTEXT.
964          */
965         if (!in_compat_space_p(pgdc))
966                 panic("Invalid page directory address!");
967
968         i_dmfc0(p, ptr, C0_CONTEXT);
969         i_dsra(p, ptr, ptr, 23);
970         i_ld(p, ptr, 0, ptr);
971 # endif
972 #else
973         i_LA_mostly(p, ptr, pgdc);
974         i_ld(p, ptr, rel_lo(pgdc), ptr);
975 #endif
976
977         l_vmalloc_done(l, *p);
978         i_dsrl(p, tmp, tmp, PGDIR_SHIFT-3); /* get pgd offset in bytes */
979         i_andi(p, tmp, tmp, (PTRS_PER_PGD - 1)<<3);
980         i_daddu(p, ptr, ptr, tmp); /* add in pgd offset */
981         i_dmfc0(p, tmp, C0_BADVADDR); /* get faulting address */
982         i_ld(p, ptr, 0, ptr); /* get pmd pointer */
983         i_dsrl(p, tmp, tmp, PMD_SHIFT-3); /* get pmd offset in bytes */
984         i_andi(p, tmp, tmp, (PTRS_PER_PMD - 1)<<3);
985         i_daddu(p, ptr, ptr, tmp); /* add in pmd offset */
986 }
987
988 /*
989  * BVADDR is the faulting address, PTR is scratch.
990  * PTR will hold the pgd for vmalloc.
991  */
992 static __init void
993 build_get_pgd_vmalloc64(u32 **p, struct label **l, struct reloc **r,
994                         unsigned int bvaddr, unsigned int ptr)
995 {
996         long swpd = (long)swapper_pg_dir;
997
998         l_vmalloc(l, *p);
999         i_LA(p, ptr, VMALLOC_START);
1000         i_dsubu(p, bvaddr, bvaddr, ptr);
1001
1002         if (in_compat_space_p(swpd) && !rel_lo(swpd)) {
1003                 il_b(p, r, label_vmalloc_done);
1004                 i_lui(p, ptr, rel_hi(swpd));
1005         } else {
1006                 i_LA_mostly(p, ptr, swpd);
1007                 il_b(p, r, label_vmalloc_done);
1008                 i_daddiu(p, ptr, ptr, rel_lo(swpd));
1009         }
1010 }
1011
1012 #else /* !CONFIG_64BIT */
1013
1014 /*
1015  * TMP and PTR are scratch.
1016  * TMP will be clobbered, PTR will hold the pgd entry.
1017  */
1018 static __init void __attribute__((unused))
1019 build_get_pgde32(u32 **p, unsigned int tmp, unsigned int ptr)
1020 {
1021         long pgdc = (long)pgd_current;
1022
1023         /* 32 bit SMP has smp_processor_id() stored in CONTEXT. */
1024 #ifdef CONFIG_SMP
1025         i_mfc0(p, ptr, C0_CONTEXT);
1026         i_LA_mostly(p, tmp, pgdc);
1027         i_srl(p, ptr, ptr, 23);
1028         i_addu(p, ptr, tmp, ptr);
1029 #else
1030         i_LA_mostly(p, ptr, pgdc);
1031 #endif
1032         i_mfc0(p, tmp, C0_BADVADDR); /* get faulting address */
1033         i_lw(p, ptr, rel_lo(pgdc), ptr);
1034         i_srl(p, tmp, tmp, PGDIR_SHIFT); /* get pgd only bits */
1035         i_sll(p, tmp, tmp, PGD_T_LOG2);
1036         i_addu(p, ptr, ptr, tmp); /* add in pgd offset */
1037 }
1038
1039 #endif /* !CONFIG_64BIT */
1040
1041 static __init void build_adjust_context(u32 **p, unsigned int ctx)
1042 {
1043         unsigned int shift = 4 - (PTE_T_LOG2 + 1);
1044         unsigned int mask = (PTRS_PER_PTE / 2 - 1) << (PTE_T_LOG2 + 1);
1045
1046         switch (current_cpu_data.cputype) {
1047         case CPU_VR41XX:
1048         case CPU_VR4111:
1049         case CPU_VR4121:
1050         case CPU_VR4122:
1051         case CPU_VR4131:
1052         case CPU_VR4181:
1053         case CPU_VR4181A:
1054         case CPU_VR4133:
1055                 shift += 2;
1056                 break;
1057
1058         default:
1059                 break;
1060         }
1061
1062         if (shift)
1063                 i_SRL(p, ctx, ctx, shift);
1064         i_andi(p, ctx, ctx, mask);
1065 }
1066
1067 static __init void build_get_ptep(u32 **p, unsigned int tmp, unsigned int ptr)
1068 {
1069         /*
1070          * Bug workaround for the Nevada. It seems as if under certain
1071          * circumstances the move from cp0_context might produce a
1072          * bogus result when the mfc0 instruction and its consumer are
1073          * in a different cacheline or a load instruction, probably any
1074          * memory reference, is between them.
1075          */
1076         switch (current_cpu_data.cputype) {
1077         case CPU_NEVADA:
1078                 i_LW(p, ptr, 0, ptr);
1079                 GET_CONTEXT(p, tmp); /* get context reg */
1080                 break;
1081
1082         default:
1083                 GET_CONTEXT(p, tmp); /* get context reg */
1084                 i_LW(p, ptr, 0, ptr);
1085                 break;
1086         }
1087
1088         build_adjust_context(p, tmp);
1089         i_ADDU(p, ptr, ptr, tmp); /* add in offset */
1090 }
1091
1092 static __init void build_update_entries(u32 **p, unsigned int tmp,
1093                                         unsigned int ptep)
1094 {
1095         /*
1096          * 64bit address support (36bit on a 32bit CPU) in a 32bit
1097          * Kernel is a special case. Only a few CPUs use it.
1098          */
1099 #ifdef CONFIG_64BIT_PHYS_ADDR
1100         if (cpu_has_64bits) {
1101                 i_ld(p, tmp, 0, ptep); /* get even pte */
1102                 i_ld(p, ptep, sizeof(pte_t), ptep); /* get odd pte */
1103                 i_dsrl(p, tmp, tmp, 6); /* convert to entrylo0 */
1104                 i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1105                 i_dsrl(p, ptep, ptep, 6); /* convert to entrylo1 */
1106                 i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1107         } else {
1108                 int pte_off_even = sizeof(pte_t) / 2;
1109                 int pte_off_odd = pte_off_even + sizeof(pte_t);
1110
1111                 /* The pte entries are pre-shifted */
1112                 i_lw(p, tmp, pte_off_even, ptep); /* get even pte */
1113                 i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1114                 i_lw(p, ptep, pte_off_odd, ptep); /* get odd pte */
1115                 i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1116         }
1117 #else
1118         i_LW(p, tmp, 0, ptep); /* get even pte */
1119         i_LW(p, ptep, sizeof(pte_t), ptep); /* get odd pte */
1120         if (r45k_bvahwbug())
1121                 build_tlb_probe_entry(p);
1122         i_SRL(p, tmp, tmp, 6); /* convert to entrylo0 */
1123         if (r4k_250MHZhwbug())
1124                 i_mtc0(p, 0, C0_ENTRYLO0);
1125         i_mtc0(p, tmp, C0_ENTRYLO0); /* load it */
1126         i_SRL(p, ptep, ptep, 6); /* convert to entrylo1 */
1127         if (r45k_bvahwbug())
1128                 i_mfc0(p, tmp, C0_INDEX);
1129         if (r4k_250MHZhwbug())
1130                 i_mtc0(p, 0, C0_ENTRYLO1);
1131         i_mtc0(p, ptep, C0_ENTRYLO1); /* load it */
1132 #endif
1133 }
1134
1135 static void __init build_r4000_tlb_refill_handler(void)
1136 {
1137         u32 *p = tlb_handler;
1138         struct label *l = labels;
1139         struct reloc *r = relocs;
1140         u32 *f;
1141         unsigned int final_len;
1142
1143         memset(tlb_handler, 0, sizeof(tlb_handler));
1144         memset(labels, 0, sizeof(labels));
1145         memset(relocs, 0, sizeof(relocs));
1146         memset(final_handler, 0, sizeof(final_handler));
1147
1148         /*
1149          * create the plain linear handler
1150          */
1151         if (bcm1250_m3_war()) {
1152                 i_MFC0(&p, K0, C0_BADVADDR);
1153                 i_MFC0(&p, K1, C0_ENTRYHI);
1154                 i_xor(&p, K0, K0, K1);
1155                 i_SRL(&p, K0, K0, PAGE_SHIFT + 1);
1156                 il_bnez(&p, &r, K0, label_leave);
1157                 /* No need for i_nop */
1158         }
1159
1160 #ifdef CONFIG_64BIT
1161         build_get_pmde64(&p, &l, &r, K0, K1); /* get pmd in K1 */
1162 #else
1163         build_get_pgde32(&p, K0, K1); /* get pgd in K1 */
1164 #endif
1165
1166         build_get_ptep(&p, K0, K1);
1167         build_update_entries(&p, K0, K1);
1168         build_tlb_write_entry(&p, &l, &r, tlb_random);
1169         l_leave(&l, p);
1170         i_eret(&p); /* return from trap */
1171
1172 #ifdef CONFIG_64BIT
1173         build_get_pgd_vmalloc64(&p, &l, &r, K0, K1);
1174 #endif
1175
1176         /*
1177          * Overflow check: For the 64bit handler, we need at least one
1178          * free instruction slot for the wrap-around branch. In worst
1179          * case, if the intended insertion point is a delay slot, we
1180          * need three, with the the second nop'ed and the third being
1181          * unused.
1182          */
1183 #ifdef CONFIG_32BIT
1184         if ((p - tlb_handler) > 64)
1185                 panic("TLB refill handler space exceeded");
1186 #else
1187         if (((p - tlb_handler) > 63)
1188             || (((p - tlb_handler) > 61)
1189                 && insn_has_bdelay(relocs, tlb_handler + 29)))
1190                 panic("TLB refill handler space exceeded");
1191 #endif
1192
1193         /*
1194          * Now fold the handler in the TLB refill handler space.
1195          */
1196 #ifdef CONFIG_32BIT
1197         f = final_handler;
1198         /* Simplest case, just copy the handler. */
1199         copy_handler(relocs, labels, tlb_handler, p, f);
1200         final_len = p - tlb_handler;
1201 #else /* CONFIG_64BIT */
1202         f = final_handler + 32;
1203         if ((p - tlb_handler) <= 32) {
1204                 /* Just copy the handler. */
1205                 copy_handler(relocs, labels, tlb_handler, p, f);
1206                 final_len = p - tlb_handler;
1207         } else {
1208                 u32 *split = tlb_handler + 30;
1209
1210                 /*
1211                  * Find the split point.
1212                  */
1213                 if (insn_has_bdelay(relocs, split - 1))
1214                         split--;
1215
1216                 /* Copy first part of the handler. */
1217                 copy_handler(relocs, labels, tlb_handler, split, f);
1218                 f += split - tlb_handler;
1219
1220                 /* Insert branch. */
1221                 l_split(&l, final_handler);
1222                 il_b(&f, &r, label_split);
1223                 if (insn_has_bdelay(relocs, split))
1224                         i_nop(&f);
1225                 else {
1226                         copy_handler(relocs, labels, split, split + 1, f);
1227                         move_labels(labels, f, f + 1, -1);
1228                         f++;
1229                         split++;
1230                 }
1231
1232                 /* Copy the rest of the handler. */
1233                 copy_handler(relocs, labels, split, p, final_handler);
1234                 final_len = (f - (final_handler + 32)) + (p - split);
1235         }
1236 #endif /* CONFIG_64BIT */
1237
1238         resolve_relocs(relocs, labels);
1239         printk("Synthesized TLB refill handler (%u instructions).\n",
1240                final_len);
1241
1242 #ifdef DEBUG_TLB
1243         {
1244                 int i;
1245
1246                 f = final_handler;
1247 #ifdef CONFIG_64BIT
1248                 if (final_len > 32)
1249                         final_len = 64;
1250                 else
1251                         f = final_handler + 32;
1252 #endif /* CONFIG_64BIT */
1253                 for (i = 0; i < final_len; i++)
1254                         printk("%08x\n", f[i]);
1255         }
1256 #endif
1257
1258         memcpy((void *)CAC_BASE, final_handler, 0x100);
1259         flush_icache_range(CAC_BASE, CAC_BASE + 0x100);
1260 }
1261
1262 /*
1263  * TLB load/store/modify handlers.
1264  *
1265  * Only the fastpath gets synthesized at runtime, the slowpath for
1266  * do_page_fault remains normal asm.
1267  */
1268 extern void tlb_do_page_fault_0(void);
1269 extern void tlb_do_page_fault_1(void);
1270
1271 #define __tlb_handler_align \
1272         __attribute__((__aligned__(1 << CONFIG_MIPS_L1_CACHE_SHIFT)))
1273
1274 /*
1275  * 128 instructions for the fastpath handler is generous and should
1276  * never be exceeded.
1277  */
1278 #define FASTPATH_SIZE 128
1279
1280 u32 __tlb_handler_align handle_tlbl[FASTPATH_SIZE];
1281 u32 __tlb_handler_align handle_tlbs[FASTPATH_SIZE];
1282 u32 __tlb_handler_align handle_tlbm[FASTPATH_SIZE];
1283
1284 static void __init
1285 iPTE_LW(u32 **p, struct label **l, unsigned int pte, unsigned int ptr)
1286 {
1287 #ifdef CONFIG_SMP
1288 # ifdef CONFIG_64BIT_PHYS_ADDR
1289         if (cpu_has_64bits)
1290                 i_lld(p, pte, 0, ptr);
1291         else
1292 # endif
1293                 i_LL(p, pte, 0, ptr);
1294 #else
1295 # ifdef CONFIG_64BIT_PHYS_ADDR
1296         if (cpu_has_64bits)
1297                 i_ld(p, pte, 0, ptr);
1298         else
1299 # endif
1300                 i_LW(p, pte, 0, ptr);
1301 #endif
1302 }
1303
1304 static void __init
1305 iPTE_SW(u32 **p, struct reloc **r, unsigned int pte, unsigned int ptr,
1306         unsigned int mode)
1307 {
1308 #ifdef CONFIG_64BIT_PHYS_ADDR
1309         unsigned int hwmode = mode & (_PAGE_VALID | _PAGE_DIRTY);
1310 #endif
1311
1312         i_ori(p, pte, pte, mode);
1313 #ifdef CONFIG_SMP
1314 # ifdef CONFIG_64BIT_PHYS_ADDR
1315         if (cpu_has_64bits)
1316                 i_scd(p, pte, 0, ptr);
1317         else
1318 # endif
1319                 i_SC(p, pte, 0, ptr);
1320
1321         if (r10000_llsc_war())
1322                 il_beqzl(p, r, pte, label_smp_pgtable_change);
1323         else
1324                 il_beqz(p, r, pte, label_smp_pgtable_change);
1325
1326 # ifdef CONFIG_64BIT_PHYS_ADDR
1327         if (!cpu_has_64bits) {
1328                 /* no i_nop needed */
1329                 i_ll(p, pte, sizeof(pte_t) / 2, ptr);
1330                 i_ori(p, pte, pte, hwmode);
1331                 i_sc(p, pte, sizeof(pte_t) / 2, ptr);
1332                 il_beqz(p, r, pte, label_smp_pgtable_change);
1333                 /* no i_nop needed */
1334                 i_lw(p, pte, 0, ptr);
1335         } else
1336                 i_nop(p);
1337 # else
1338         i_nop(p);
1339 # endif
1340 #else
1341 # ifdef CONFIG_64BIT_PHYS_ADDR
1342         if (cpu_has_64bits)
1343                 i_sd(p, pte, 0, ptr);
1344         else
1345 # endif
1346                 i_SW(p, pte, 0, ptr);
1347
1348 # ifdef CONFIG_64BIT_PHYS_ADDR
1349         if (!cpu_has_64bits) {
1350                 i_lw(p, pte, sizeof(pte_t) / 2, ptr);
1351                 i_ori(p, pte, pte, hwmode);
1352                 i_sw(p, pte, sizeof(pte_t) / 2, ptr);
1353                 i_lw(p, pte, 0, ptr);
1354         }
1355 # endif
1356 #endif
1357 }
1358
1359 /*
1360  * Check if PTE is present, if not then jump to LABEL. PTR points to
1361  * the page table where this PTE is located, PTE will be re-loaded
1362  * with it's original value.
1363  */
1364 static void __init
1365 build_pte_present(u32 **p, struct label **l, struct reloc **r,
1366                   unsigned int pte, unsigned int ptr, enum label_id lid)
1367 {
1368         i_andi(p, pte, pte, _PAGE_PRESENT | _PAGE_READ);
1369         i_xori(p, pte, pte, _PAGE_PRESENT | _PAGE_READ);
1370         il_bnez(p, r, pte, lid);
1371         iPTE_LW(p, l, pte, ptr);
1372 }
1373
1374 /* Make PTE valid, store result in PTR. */
1375 static void __init
1376 build_make_valid(u32 **p, struct reloc **r, unsigned int pte,
1377                  unsigned int ptr)
1378 {
1379         unsigned int mode = _PAGE_VALID | _PAGE_ACCESSED;
1380
1381         iPTE_SW(p, r, pte, ptr, mode);
1382 }
1383
1384 /*
1385  * Check if PTE can be written to, if not branch to LABEL. Regardless
1386  * restore PTE with value from PTR when done.
1387  */
1388 static void __init
1389 build_pte_writable(u32 **p, struct label **l, struct reloc **r,
1390                    unsigned int pte, unsigned int ptr, enum label_id lid)
1391 {
1392         i_andi(p, pte, pte, _PAGE_PRESENT | _PAGE_WRITE);
1393         i_xori(p, pte, pte, _PAGE_PRESENT | _PAGE_WRITE);
1394         il_bnez(p, r, pte, lid);
1395         iPTE_LW(p, l, pte, ptr);
1396 }
1397
1398 /* Make PTE writable, update software status bits as well, then store
1399  * at PTR.
1400  */
1401 static void __init
1402 build_make_write(u32 **p, struct reloc **r, unsigned int pte,
1403                  unsigned int ptr)
1404 {
1405         unsigned int mode = (_PAGE_ACCESSED | _PAGE_MODIFIED | _PAGE_VALID
1406                              | _PAGE_DIRTY);
1407
1408         iPTE_SW(p, r, pte, ptr, mode);
1409 }
1410
1411 /*
1412  * Check if PTE can be modified, if not branch to LABEL. Regardless
1413  * restore PTE with value from PTR when done.
1414  */
1415 static void __init
1416 build_pte_modifiable(u32 **p, struct label **l, struct reloc **r,
1417                      unsigned int pte, unsigned int ptr, enum label_id lid)
1418 {
1419         i_andi(p, pte, pte, _PAGE_WRITE);
1420         il_beqz(p, r, pte, lid);
1421         iPTE_LW(p, l, pte, ptr);
1422 }
1423
1424 /*
1425  * R3000 style TLB load/store/modify handlers.
1426  */
1427
1428 /*
1429  * This places the pte into ENTRYLO0 and writes it with tlbwi.
1430  * Then it returns.
1431  */
1432 static void __init
1433 build_r3000_pte_reload_tlbwi(u32 **p, unsigned int pte, unsigned int tmp)
1434 {
1435         i_mtc0(p, pte, C0_ENTRYLO0); /* cp0 delay */
1436         i_mfc0(p, tmp, C0_EPC); /* cp0 delay */
1437         i_tlbwi(p);
1438         i_jr(p, tmp);
1439         i_rfe(p); /* branch delay */
1440 }
1441
1442 /*
1443  * This places the pte into ENTRYLO0 and writes it with tlbwi
1444  * or tlbwr as appropriate.  This is because the index register
1445  * may have the probe fail bit set as a result of a trap on a
1446  * kseg2 access, i.e. without refill.  Then it returns.
1447  */
1448 static void __init
1449 build_r3000_tlb_reload_write(u32 **p, struct label **l, struct reloc **r,
1450                              unsigned int pte, unsigned int tmp)
1451 {
1452         i_mfc0(p, tmp, C0_INDEX);
1453         i_mtc0(p, pte, C0_ENTRYLO0); /* cp0 delay */
1454         il_bltz(p, r, tmp, label_r3000_write_probe_fail); /* cp0 delay */
1455         i_mfc0(p, tmp, C0_EPC); /* branch delay */
1456         i_tlbwi(p); /* cp0 delay */
1457         i_jr(p, tmp);
1458         i_rfe(p); /* branch delay */
1459         l_r3000_write_probe_fail(l, *p);
1460         i_tlbwr(p); /* cp0 delay */
1461         i_jr(p, tmp);
1462         i_rfe(p); /* branch delay */
1463 }
1464
1465 static void __init
1466 build_r3000_tlbchange_handler_head(u32 **p, unsigned int pte,
1467                                    unsigned int ptr)
1468 {
1469         long pgdc = (long)pgd_current;
1470
1471         i_mfc0(p, pte, C0_BADVADDR);
1472         i_lui(p, ptr, rel_hi(pgdc)); /* cp0 delay */
1473         i_lw(p, ptr, rel_lo(pgdc), ptr);
1474         i_srl(p, pte, pte, 22); /* load delay */
1475         i_sll(p, pte, pte, 2);
1476         i_addu(p, ptr, ptr, pte);
1477         i_mfc0(p, pte, C0_CONTEXT);
1478         i_lw(p, ptr, 0, ptr); /* cp0 delay */
1479         i_andi(p, pte, pte, 0xffc); /* load delay */
1480         i_addu(p, ptr, ptr, pte);
1481         i_lw(p, pte, 0, ptr);
1482         i_tlbp(p); /* load delay */
1483 }
1484
1485 static void __init build_r3000_tlb_load_handler(void)
1486 {
1487         u32 *p = handle_tlbl;
1488         struct label *l = labels;
1489         struct reloc *r = relocs;
1490
1491         memset(handle_tlbl, 0, sizeof(handle_tlbl));
1492         memset(labels, 0, sizeof(labels));
1493         memset(relocs, 0, sizeof(relocs));
1494
1495         build_r3000_tlbchange_handler_head(&p, K0, K1);
1496         build_pte_present(&p, &l, &r, K0, K1, label_nopage_tlbl);
1497         i_nop(&p); /* load delay */
1498         build_make_valid(&p, &r, K0, K1);
1499         build_r3000_tlb_reload_write(&p, &l, &r, K0, K1);
1500
1501         l_nopage_tlbl(&l, p);
1502         i_j(&p, (unsigned long)tlb_do_page_fault_0 & 0x0fffffff);
1503         i_nop(&p);
1504
1505         if ((p - handle_tlbl) > FASTPATH_SIZE)
1506                 panic("TLB load handler fastpath space exceeded");
1507
1508         resolve_relocs(relocs, labels);
1509         printk("Synthesized TLB load handler fastpath (%u instructions).\n",
1510                (unsigned int)(p - handle_tlbl));
1511
1512 #ifdef DEBUG_TLB
1513         {
1514                 int i;
1515
1516                 for (i = 0; i < (p - handle_tlbl); i++)
1517                         printk("%08x\n", handle_tlbl[i]);
1518         }
1519 #endif
1520
1521         flush_icache_range((unsigned long)handle_tlbl,
1522                            (unsigned long)handle_tlbl + FASTPATH_SIZE * sizeof(u32));
1523 }
1524
1525 static void __init build_r3000_tlb_store_handler(void)
1526 {
1527         u32 *p = handle_tlbs;
1528         struct label *l = labels;
1529         struct reloc *r = relocs;
1530
1531         memset(handle_tlbs, 0, sizeof(handle_tlbs));
1532         memset(labels, 0, sizeof(labels));
1533         memset(relocs, 0, sizeof(relocs));
1534
1535         build_r3000_tlbchange_handler_head(&p, K0, K1);
1536         build_pte_writable(&p, &l, &r, K0, K1, label_nopage_tlbs);
1537         i_nop(&p); /* load delay */
1538         build_make_write(&p, &r, K0, K1);
1539         build_r3000_tlb_reload_write(&p, &l, &r, K0, K1);
1540
1541         l_nopage_tlbs(&l, p);
1542         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1543         i_nop(&p);
1544
1545         if ((p - handle_tlbs) > FASTPATH_SIZE)
1546                 panic("TLB store handler fastpath space exceeded");
1547
1548         resolve_relocs(relocs, labels);
1549         printk("Synthesized TLB store handler fastpath (%u instructions).\n",
1550                (unsigned int)(p - handle_tlbs));
1551
1552 #ifdef DEBUG_TLB
1553         {
1554                 int i;
1555
1556                 for (i = 0; i < (p - handle_tlbs); i++)
1557                         printk("%08x\n", handle_tlbs[i]);
1558         }
1559 #endif
1560
1561         flush_icache_range((unsigned long)handle_tlbs,
1562                            (unsigned long)handle_tlbs + FASTPATH_SIZE * sizeof(u32));
1563 }
1564
1565 static void __init build_r3000_tlb_modify_handler(void)
1566 {
1567         u32 *p = handle_tlbm;
1568         struct label *l = labels;
1569         struct reloc *r = relocs;
1570
1571         memset(handle_tlbm, 0, sizeof(handle_tlbm));
1572         memset(labels, 0, sizeof(labels));
1573         memset(relocs, 0, sizeof(relocs));
1574
1575         build_r3000_tlbchange_handler_head(&p, K0, K1);
1576         build_pte_modifiable(&p, &l, &r, K0, K1, label_nopage_tlbm);
1577         i_nop(&p); /* load delay */
1578         build_make_write(&p, &r, K0, K1);
1579         build_r3000_pte_reload_tlbwi(&p, K0, K1);
1580
1581         l_nopage_tlbm(&l, p);
1582         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1583         i_nop(&p);
1584
1585         if ((p - handle_tlbm) > FASTPATH_SIZE)
1586                 panic("TLB modify handler fastpath space exceeded");
1587
1588         resolve_relocs(relocs, labels);
1589         printk("Synthesized TLB modify handler fastpath (%u instructions).\n",
1590                (unsigned int)(p - handle_tlbm));
1591
1592 #ifdef DEBUG_TLB
1593         {
1594                 int i;
1595
1596                 for (i = 0; i < (p - handle_tlbm); i++)
1597                         printk("%08x\n", handle_tlbm[i]);
1598         }
1599 #endif
1600
1601         flush_icache_range((unsigned long)handle_tlbm,
1602                            (unsigned long)handle_tlbm + FASTPATH_SIZE * sizeof(u32));
1603 }
1604
1605 /*
1606  * R4000 style TLB load/store/modify handlers.
1607  */
1608 static void __init
1609 build_r4000_tlbchange_handler_head(u32 **p, struct label **l,
1610                                    struct reloc **r, unsigned int pte,
1611                                    unsigned int ptr)
1612 {
1613 #ifdef CONFIG_64BIT
1614         build_get_pmde64(p, l, r, pte, ptr); /* get pmd in ptr */
1615 #else
1616         build_get_pgde32(p, pte, ptr); /* get pgd in ptr */
1617 #endif
1618
1619         i_MFC0(p, pte, C0_BADVADDR);
1620         i_LW(p, ptr, 0, ptr);
1621         i_SRL(p, pte, pte, PAGE_SHIFT + PTE_ORDER - PTE_T_LOG2);
1622         i_andi(p, pte, pte, (PTRS_PER_PTE - 1) << PTE_T_LOG2);
1623         i_ADDU(p, ptr, ptr, pte);
1624
1625 #ifdef CONFIG_SMP
1626         l_smp_pgtable_change(l, *p);
1627 # endif
1628         iPTE_LW(p, l, pte, ptr); /* get even pte */
1629         build_tlb_probe_entry(p);
1630 }
1631
1632 static void __init
1633 build_r4000_tlbchange_handler_tail(u32 **p, struct label **l,
1634                                    struct reloc **r, unsigned int tmp,
1635                                    unsigned int ptr)
1636 {
1637         i_ori(p, ptr, ptr, sizeof(pte_t));
1638         i_xori(p, ptr, ptr, sizeof(pte_t));
1639         build_update_entries(p, tmp, ptr);
1640         build_tlb_write_entry(p, l, r, tlb_indexed);
1641         l_leave(l, *p);
1642         i_eret(p); /* return from trap */
1643
1644 #ifdef CONFIG_64BIT
1645         build_get_pgd_vmalloc64(p, l, r, tmp, ptr);
1646 #endif
1647 }
1648
1649 static void __init build_r4000_tlb_load_handler(void)
1650 {
1651         u32 *p = handle_tlbl;
1652         struct label *l = labels;
1653         struct reloc *r = relocs;
1654
1655         memset(handle_tlbl, 0, sizeof(handle_tlbl));
1656         memset(labels, 0, sizeof(labels));
1657         memset(relocs, 0, sizeof(relocs));
1658
1659         if (bcm1250_m3_war()) {
1660                 i_MFC0(&p, K0, C0_BADVADDR);
1661                 i_MFC0(&p, K1, C0_ENTRYHI);
1662                 i_xor(&p, K0, K0, K1);
1663                 i_SRL(&p, K0, K0, PAGE_SHIFT + 1);
1664                 il_bnez(&p, &r, K0, label_leave);
1665                 /* No need for i_nop */
1666         }
1667
1668         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1669         build_pte_present(&p, &l, &r, K0, K1, label_nopage_tlbl);
1670         build_make_valid(&p, &r, K0, K1);
1671         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1672
1673         l_nopage_tlbl(&l, p);
1674         i_j(&p, (unsigned long)tlb_do_page_fault_0 & 0x0fffffff);
1675         i_nop(&p);
1676
1677         if ((p - handle_tlbl) > FASTPATH_SIZE)
1678                 panic("TLB load handler fastpath space exceeded");
1679
1680         resolve_relocs(relocs, labels);
1681         printk("Synthesized TLB load handler fastpath (%u instructions).\n",
1682                (unsigned int)(p - handle_tlbl));
1683
1684 #ifdef DEBUG_TLB
1685         {
1686                 int i;
1687
1688                 for (i = 0; i < (p - handle_tlbl); i++)
1689                         printk("%08x\n", handle_tlbl[i]);
1690         }
1691 #endif
1692
1693         flush_icache_range((unsigned long)handle_tlbl,
1694                            (unsigned long)handle_tlbl + FASTPATH_SIZE * sizeof(u32));
1695 }
1696
1697 static void __init build_r4000_tlb_store_handler(void)
1698 {
1699         u32 *p = handle_tlbs;
1700         struct label *l = labels;
1701         struct reloc *r = relocs;
1702
1703         memset(handle_tlbs, 0, sizeof(handle_tlbs));
1704         memset(labels, 0, sizeof(labels));
1705         memset(relocs, 0, sizeof(relocs));
1706
1707         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1708         build_pte_writable(&p, &l, &r, K0, K1, label_nopage_tlbs);
1709         build_make_write(&p, &r, K0, K1);
1710         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1711
1712         l_nopage_tlbs(&l, p);
1713         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1714         i_nop(&p);
1715
1716         if ((p - handle_tlbs) > FASTPATH_SIZE)
1717                 panic("TLB store handler fastpath space exceeded");
1718
1719         resolve_relocs(relocs, labels);
1720         printk("Synthesized TLB store handler fastpath (%u instructions).\n",
1721                (unsigned int)(p - handle_tlbs));
1722
1723 #ifdef DEBUG_TLB
1724         {
1725                 int i;
1726
1727                 for (i = 0; i < (p - handle_tlbs); i++)
1728                         printk("%08x\n", handle_tlbs[i]);
1729         }
1730 #endif
1731
1732         flush_icache_range((unsigned long)handle_tlbs,
1733                            (unsigned long)handle_tlbs + FASTPATH_SIZE * sizeof(u32));
1734 }
1735
1736 static void __init build_r4000_tlb_modify_handler(void)
1737 {
1738         u32 *p = handle_tlbm;
1739         struct label *l = labels;
1740         struct reloc *r = relocs;
1741
1742         memset(handle_tlbm, 0, sizeof(handle_tlbm));
1743         memset(labels, 0, sizeof(labels));
1744         memset(relocs, 0, sizeof(relocs));
1745
1746         build_r4000_tlbchange_handler_head(&p, &l, &r, K0, K1);
1747         build_pte_modifiable(&p, &l, &r, K0, K1, label_nopage_tlbm);
1748         /* Present and writable bits set, set accessed and dirty bits. */
1749         build_make_write(&p, &r, K0, K1);
1750         build_r4000_tlbchange_handler_tail(&p, &l, &r, K0, K1);
1751
1752         l_nopage_tlbm(&l, p);
1753         i_j(&p, (unsigned long)tlb_do_page_fault_1 & 0x0fffffff);
1754         i_nop(&p);
1755
1756         if ((p - handle_tlbm) > FASTPATH_SIZE)
1757                 panic("TLB modify handler fastpath space exceeded");
1758
1759         resolve_relocs(relocs, labels);
1760         printk("Synthesized TLB modify handler fastpath (%u instructions).\n",
1761                (unsigned int)(p - handle_tlbm));
1762
1763 #ifdef DEBUG_TLB
1764         {
1765                 int i;
1766
1767                 for (i = 0; i < (p - handle_tlbm); i++)
1768                         printk("%08x\n", handle_tlbm[i]);
1769         }
1770 #endif
1771
1772         flush_icache_range((unsigned long)handle_tlbm,
1773                            (unsigned long)handle_tlbm + FASTPATH_SIZE * sizeof(u32));
1774 }
1775
1776 void __init build_tlb_refill_handler(void)
1777 {
1778         /*
1779          * The refill handler is generated per-CPU, multi-node systems
1780          * may have local storage for it. The other handlers are only
1781          * needed once.
1782          */
1783         static int run_once = 0;
1784
1785         switch (current_cpu_data.cputype) {
1786         case CPU_R2000:
1787         case CPU_R3000:
1788         case CPU_R3000A:
1789         case CPU_R3081E:
1790         case CPU_TX3912:
1791         case CPU_TX3922:
1792         case CPU_TX3927:
1793                 build_r3000_tlb_refill_handler();
1794                 if (!run_once) {
1795                         build_r3000_tlb_load_handler();
1796                         build_r3000_tlb_store_handler();
1797                         build_r3000_tlb_modify_handler();
1798                         run_once++;
1799                 }
1800                 break;
1801
1802         case CPU_R6000:
1803         case CPU_R6000A:
1804                 panic("No R6000 TLB refill handler yet");
1805                 break;
1806
1807         case CPU_R8000:
1808                 panic("No R8000 TLB refill handler yet");
1809                 break;
1810
1811         default:
1812                 build_r4000_tlb_refill_handler();
1813                 if (!run_once) {
1814                         build_r4000_tlb_load_handler();
1815                         build_r4000_tlb_store_handler();
1816                         build_r4000_tlb_modify_handler();
1817                         run_once++;
1818                 }
1819         }
1820 }