Merge branch 'linux-next' of git://git.kernel.org/pub/scm/linux/kernel/git/jbarnes/pci
[linux-2.6.git] / arch / microblaze / pci / pci-common.c
1 /*
2  * Contains common pci routines for ALL ppc platform
3  * (based on pci_32.c and pci_64.c)
4  *
5  * Port for PPC64 David Engebretsen, IBM Corp.
6  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
7  *
8  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
9  *   Rework, based on alpha PCI code.
10  *
11  * Common pmac/prep/chrp pci routines. -- Cort
12  *
13  * This program is free software; you can redistribute it and/or
14  * modify it under the terms of the GNU General Public License
15  * as published by the Free Software Foundation; either version
16  * 2 of the License, or (at your option) any later version.
17  */
18
19 #include <linux/kernel.h>
20 #include <linux/pci.h>
21 #include <linux/string.h>
22 #include <linux/init.h>
23 #include <linux/bootmem.h>
24 #include <linux/mm.h>
25 #include <linux/list.h>
26 #include <linux/syscalls.h>
27 #include <linux/irq.h>
28 #include <linux/vmalloc.h>
29 #include <linux/slab.h>
30 #include <linux/of.h>
31 #include <linux/of_address.h>
32 #include <linux/of_pci.h>
33 #include <linux/export.h>
34
35 #include <asm/processor.h>
36 #include <asm/io.h>
37 #include <asm/pci-bridge.h>
38 #include <asm/byteorder.h>
39
40 static DEFINE_SPINLOCK(hose_spinlock);
41 LIST_HEAD(hose_list);
42
43 /* XXX kill that some day ... */
44 static int global_phb_number;           /* Global phb counter */
45
46 /* ISA Memory physical address */
47 resource_size_t isa_mem_base;
48
49 /* Default PCI flags is 0 on ppc32, modified at boot on ppc64 */
50 unsigned int pci_flags;
51
52 static struct dma_map_ops *pci_dma_ops = &dma_direct_ops;
53
54 unsigned long isa_io_base;
55 unsigned long pci_dram_offset;
56 static int pci_bus_count;
57
58
59 void set_pci_dma_ops(struct dma_map_ops *dma_ops)
60 {
61         pci_dma_ops = dma_ops;
62 }
63
64 struct dma_map_ops *get_pci_dma_ops(void)
65 {
66         return pci_dma_ops;
67 }
68 EXPORT_SYMBOL(get_pci_dma_ops);
69
70 struct pci_controller *pcibios_alloc_controller(struct device_node *dev)
71 {
72         struct pci_controller *phb;
73
74         phb = zalloc_maybe_bootmem(sizeof(struct pci_controller), GFP_KERNEL);
75         if (!phb)
76                 return NULL;
77         spin_lock(&hose_spinlock);
78         phb->global_number = global_phb_number++;
79         list_add_tail(&phb->list_node, &hose_list);
80         spin_unlock(&hose_spinlock);
81         phb->dn = dev;
82         phb->is_dynamic = mem_init_done;
83         return phb;
84 }
85
86 void pcibios_free_controller(struct pci_controller *phb)
87 {
88         spin_lock(&hose_spinlock);
89         list_del(&phb->list_node);
90         spin_unlock(&hose_spinlock);
91
92         if (phb->is_dynamic)
93                 kfree(phb);
94 }
95
96 static resource_size_t pcibios_io_size(const struct pci_controller *hose)
97 {
98         return resource_size(&hose->io_resource);
99 }
100
101 int pcibios_vaddr_is_ioport(void __iomem *address)
102 {
103         int ret = 0;
104         struct pci_controller *hose;
105         resource_size_t size;
106
107         spin_lock(&hose_spinlock);
108         list_for_each_entry(hose, &hose_list, list_node) {
109                 size = pcibios_io_size(hose);
110                 if (address >= hose->io_base_virt &&
111                     address < (hose->io_base_virt + size)) {
112                         ret = 1;
113                         break;
114                 }
115         }
116         spin_unlock(&hose_spinlock);
117         return ret;
118 }
119
120 unsigned long pci_address_to_pio(phys_addr_t address)
121 {
122         struct pci_controller *hose;
123         resource_size_t size;
124         unsigned long ret = ~0;
125
126         spin_lock(&hose_spinlock);
127         list_for_each_entry(hose, &hose_list, list_node) {
128                 size = pcibios_io_size(hose);
129                 if (address >= hose->io_base_phys &&
130                     address < (hose->io_base_phys + size)) {
131                         unsigned long base =
132                                 (unsigned long)hose->io_base_virt - _IO_BASE;
133                         ret = base + (address - hose->io_base_phys);
134                         break;
135                 }
136         }
137         spin_unlock(&hose_spinlock);
138
139         return ret;
140 }
141 EXPORT_SYMBOL_GPL(pci_address_to_pio);
142
143 /*
144  * Return the domain number for this bus.
145  */
146 int pci_domain_nr(struct pci_bus *bus)
147 {
148         struct pci_controller *hose = pci_bus_to_host(bus);
149
150         return hose->global_number;
151 }
152 EXPORT_SYMBOL(pci_domain_nr);
153
154 /* This routine is meant to be used early during boot, when the
155  * PCI bus numbers have not yet been assigned, and you need to
156  * issue PCI config cycles to an OF device.
157  * It could also be used to "fix" RTAS config cycles if you want
158  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
159  * config cycles.
160  */
161 struct pci_controller *pci_find_hose_for_OF_device(struct device_node *node)
162 {
163         while (node) {
164                 struct pci_controller *hose, *tmp;
165                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
166                         if (hose->dn == node)
167                                 return hose;
168                 node = node->parent;
169         }
170         return NULL;
171 }
172
173 static ssize_t pci_show_devspec(struct device *dev,
174                 struct device_attribute *attr, char *buf)
175 {
176         struct pci_dev *pdev;
177         struct device_node *np;
178
179         pdev = to_pci_dev(dev);
180         np = pci_device_to_OF_node(pdev);
181         if (np == NULL || np->full_name == NULL)
182                 return 0;
183         return sprintf(buf, "%s", np->full_name);
184 }
185 static DEVICE_ATTR(devspec, S_IRUGO, pci_show_devspec, NULL);
186
187 /* Add sysfs properties */
188 int pcibios_add_platform_entries(struct pci_dev *pdev)
189 {
190         return device_create_file(&pdev->dev, &dev_attr_devspec);
191 }
192
193 void pcibios_set_master(struct pci_dev *dev)
194 {
195         /* No special bus mastering setup handling */
196 }
197
198 char __devinit *pcibios_setup(char *str)
199 {
200         return str;
201 }
202
203 /*
204  * Reads the interrupt pin to determine if interrupt is use by card.
205  * If the interrupt is used, then gets the interrupt line from the
206  * openfirmware and sets it in the pci_dev and pci_config line.
207  */
208 int pci_read_irq_line(struct pci_dev *pci_dev)
209 {
210         struct of_irq oirq;
211         unsigned int virq;
212
213         /* The current device-tree that iSeries generates from the HV
214          * PCI informations doesn't contain proper interrupt routing,
215          * and all the fallback would do is print out crap, so we
216          * don't attempt to resolve the interrupts here at all, some
217          * iSeries specific fixup does it.
218          *
219          * In the long run, we will hopefully fix the generated device-tree
220          * instead.
221          */
222         pr_debug("PCI: Try to map irq for %s...\n", pci_name(pci_dev));
223
224 #ifdef DEBUG
225         memset(&oirq, 0xff, sizeof(oirq));
226 #endif
227         /* Try to get a mapping from the device-tree */
228         if (of_irq_map_pci(pci_dev, &oirq)) {
229                 u8 line, pin;
230
231                 /* If that fails, lets fallback to what is in the config
232                  * space and map that through the default controller. We
233                  * also set the type to level low since that's what PCI
234                  * interrupts are. If your platform does differently, then
235                  * either provide a proper interrupt tree or don't use this
236                  * function.
237                  */
238                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_PIN, &pin))
239                         return -1;
240                 if (pin == 0)
241                         return -1;
242                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_LINE, &line) ||
243                     line == 0xff || line == 0) {
244                         return -1;
245                 }
246                 pr_debug(" No map ! Using line %d (pin %d) from PCI config\n",
247                          line, pin);
248
249                 virq = irq_create_mapping(NULL, line);
250                 if (virq)
251                         irq_set_irq_type(virq, IRQ_TYPE_LEVEL_LOW);
252         } else {
253                 pr_debug(" Got one, spec %d cells (0x%08x 0x%08x...) on %s\n",
254                          oirq.size, oirq.specifier[0], oirq.specifier[1],
255                          oirq.controller ? oirq.controller->full_name :
256                          "<default>");
257
258                 virq = irq_create_of_mapping(oirq.controller, oirq.specifier,
259                                              oirq.size);
260         }
261         if (!virq) {
262                 pr_debug(" Failed to map !\n");
263                 return -1;
264         }
265
266         pr_debug(" Mapped to linux irq %d\n", virq);
267
268         pci_dev->irq = virq;
269
270         return 0;
271 }
272 EXPORT_SYMBOL(pci_read_irq_line);
273
274 /*
275  * Platform support for /proc/bus/pci/X/Y mmap()s,
276  * modelled on the sparc64 implementation by Dave Miller.
277  *  -- paulus.
278  */
279
280 /*
281  * Adjust vm_pgoff of VMA such that it is the physical page offset
282  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
283  *
284  * Basically, the user finds the base address for his device which he wishes
285  * to mmap.  They read the 32-bit value from the config space base register,
286  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
287  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
288  *
289  * Returns negative error code on failure, zero on success.
290  */
291 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
292                                                resource_size_t *offset,
293                                                enum pci_mmap_state mmap_state)
294 {
295         struct pci_controller *hose = pci_bus_to_host(dev->bus);
296         unsigned long io_offset = 0;
297         int i, res_bit;
298
299         if (hose == 0)
300                 return NULL;            /* should never happen */
301
302         /* If memory, add on the PCI bridge address offset */
303         if (mmap_state == pci_mmap_mem) {
304 #if 0 /* See comment in pci_resource_to_user() for why this is disabled */
305                 *offset += hose->pci_mem_offset;
306 #endif
307                 res_bit = IORESOURCE_MEM;
308         } else {
309                 io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
310                 *offset += io_offset;
311                 res_bit = IORESOURCE_IO;
312         }
313
314         /*
315          * Check that the offset requested corresponds to one of the
316          * resources of the device.
317          */
318         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
319                 struct resource *rp = &dev->resource[i];
320                 int flags = rp->flags;
321
322                 /* treat ROM as memory (should be already) */
323                 if (i == PCI_ROM_RESOURCE)
324                         flags |= IORESOURCE_MEM;
325
326                 /* Active and same type? */
327                 if ((flags & res_bit) == 0)
328                         continue;
329
330                 /* In the range of this resource? */
331                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
332                         continue;
333
334                 /* found it! construct the final physical address */
335                 if (mmap_state == pci_mmap_io)
336                         *offset += hose->io_base_phys - io_offset;
337                 return rp;
338         }
339
340         return NULL;
341 }
342
343 /*
344  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
345  * device mapping.
346  */
347 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
348                                       pgprot_t protection,
349                                       enum pci_mmap_state mmap_state,
350                                       int write_combine)
351 {
352         pgprot_t prot = protection;
353
354         /* Write combine is always 0 on non-memory space mappings. On
355          * memory space, if the user didn't pass 1, we check for a
356          * "prefetchable" resource. This is a bit hackish, but we use
357          * this to workaround the inability of /sysfs to provide a write
358          * combine bit
359          */
360         if (mmap_state != pci_mmap_mem)
361                 write_combine = 0;
362         else if (write_combine == 0) {
363                 if (rp->flags & IORESOURCE_PREFETCH)
364                         write_combine = 1;
365         }
366
367         return pgprot_noncached(prot);
368 }
369
370 /*
371  * This one is used by /dev/mem and fbdev who have no clue about the
372  * PCI device, it tries to find the PCI device first and calls the
373  * above routine
374  */
375 pgprot_t pci_phys_mem_access_prot(struct file *file,
376                                   unsigned long pfn,
377                                   unsigned long size,
378                                   pgprot_t prot)
379 {
380         struct pci_dev *pdev = NULL;
381         struct resource *found = NULL;
382         resource_size_t offset = ((resource_size_t)pfn) << PAGE_SHIFT;
383         int i;
384
385         if (page_is_ram(pfn))
386                 return prot;
387
388         prot = pgprot_noncached(prot);
389         for_each_pci_dev(pdev) {
390                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
391                         struct resource *rp = &pdev->resource[i];
392                         int flags = rp->flags;
393
394                         /* Active and same type? */
395                         if ((flags & IORESOURCE_MEM) == 0)
396                                 continue;
397                         /* In the range of this resource? */
398                         if (offset < (rp->start & PAGE_MASK) ||
399                             offset > rp->end)
400                                 continue;
401                         found = rp;
402                         break;
403                 }
404                 if (found)
405                         break;
406         }
407         if (found) {
408                 if (found->flags & IORESOURCE_PREFETCH)
409                         prot = pgprot_noncached_wc(prot);
410                 pci_dev_put(pdev);
411         }
412
413         pr_debug("PCI: Non-PCI map for %llx, prot: %lx\n",
414                  (unsigned long long)offset, pgprot_val(prot));
415
416         return prot;
417 }
418
419 /*
420  * Perform the actual remap of the pages for a PCI device mapping, as
421  * appropriate for this architecture.  The region in the process to map
422  * is described by vm_start and vm_end members of VMA, the base physical
423  * address is found in vm_pgoff.
424  * The pci device structure is provided so that architectures may make mapping
425  * decisions on a per-device or per-bus basis.
426  *
427  * Returns a negative error code on failure, zero on success.
428  */
429 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
430                         enum pci_mmap_state mmap_state, int write_combine)
431 {
432         resource_size_t offset =
433                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
434         struct resource *rp;
435         int ret;
436
437         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
438         if (rp == NULL)
439                 return -EINVAL;
440
441         vma->vm_pgoff = offset >> PAGE_SHIFT;
442         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
443                                                   vma->vm_page_prot,
444                                                   mmap_state, write_combine);
445
446         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
447                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
448
449         return ret;
450 }
451
452 /* This provides legacy IO read access on a bus */
453 int pci_legacy_read(struct pci_bus *bus, loff_t port, u32 *val, size_t size)
454 {
455         unsigned long offset;
456         struct pci_controller *hose = pci_bus_to_host(bus);
457         struct resource *rp = &hose->io_resource;
458         void __iomem *addr;
459
460         /* Check if port can be supported by that bus. We only check
461          * the ranges of the PHB though, not the bus itself as the rules
462          * for forwarding legacy cycles down bridges are not our problem
463          * here. So if the host bridge supports it, we do it.
464          */
465         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
466         offset += port;
467
468         if (!(rp->flags & IORESOURCE_IO))
469                 return -ENXIO;
470         if (offset < rp->start || (offset + size) > rp->end)
471                 return -ENXIO;
472         addr = hose->io_base_virt + port;
473
474         switch (size) {
475         case 1:
476                 *((u8 *)val) = in_8(addr);
477                 return 1;
478         case 2:
479                 if (port & 1)
480                         return -EINVAL;
481                 *((u16 *)val) = in_le16(addr);
482                 return 2;
483         case 4:
484                 if (port & 3)
485                         return -EINVAL;
486                 *((u32 *)val) = in_le32(addr);
487                 return 4;
488         }
489         return -EINVAL;
490 }
491
492 /* This provides legacy IO write access on a bus */
493 int pci_legacy_write(struct pci_bus *bus, loff_t port, u32 val, size_t size)
494 {
495         unsigned long offset;
496         struct pci_controller *hose = pci_bus_to_host(bus);
497         struct resource *rp = &hose->io_resource;
498         void __iomem *addr;
499
500         /* Check if port can be supported by that bus. We only check
501          * the ranges of the PHB though, not the bus itself as the rules
502          * for forwarding legacy cycles down bridges are not our problem
503          * here. So if the host bridge supports it, we do it.
504          */
505         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
506         offset += port;
507
508         if (!(rp->flags & IORESOURCE_IO))
509                 return -ENXIO;
510         if (offset < rp->start || (offset + size) > rp->end)
511                 return -ENXIO;
512         addr = hose->io_base_virt + port;
513
514         /* WARNING: The generic code is idiotic. It gets passed a pointer
515          * to what can be a 1, 2 or 4 byte quantity and always reads that
516          * as a u32, which means that we have to correct the location of
517          * the data read within those 32 bits for size 1 and 2
518          */
519         switch (size) {
520         case 1:
521                 out_8(addr, val >> 24);
522                 return 1;
523         case 2:
524                 if (port & 1)
525                         return -EINVAL;
526                 out_le16(addr, val >> 16);
527                 return 2;
528         case 4:
529                 if (port & 3)
530                         return -EINVAL;
531                 out_le32(addr, val);
532                 return 4;
533         }
534         return -EINVAL;
535 }
536
537 /* This provides legacy IO or memory mmap access on a bus */
538 int pci_mmap_legacy_page_range(struct pci_bus *bus,
539                                struct vm_area_struct *vma,
540                                enum pci_mmap_state mmap_state)
541 {
542         struct pci_controller *hose = pci_bus_to_host(bus);
543         resource_size_t offset =
544                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
545         resource_size_t size = vma->vm_end - vma->vm_start;
546         struct resource *rp;
547
548         pr_debug("pci_mmap_legacy_page_range(%04x:%02x, %s @%llx..%llx)\n",
549                  pci_domain_nr(bus), bus->number,
550                  mmap_state == pci_mmap_mem ? "MEM" : "IO",
551                  (unsigned long long)offset,
552                  (unsigned long long)(offset + size - 1));
553
554         if (mmap_state == pci_mmap_mem) {
555                 /* Hack alert !
556                  *
557                  * Because X is lame and can fail starting if it gets an error
558                  * trying to mmap legacy_mem (instead of just moving on without
559                  * legacy memory access) we fake it here by giving it anonymous
560                  * memory, effectively behaving just like /dev/zero
561                  */
562                 if ((offset + size) > hose->isa_mem_size) {
563 #ifdef CONFIG_MMU
564                         printk(KERN_DEBUG
565                                 "Process %s (pid:%d) mapped non-existing PCI"
566                                 "legacy memory for 0%04x:%02x\n",
567                                 current->comm, current->pid, pci_domain_nr(bus),
568                                                                 bus->number);
569 #endif
570                         if (vma->vm_flags & VM_SHARED)
571                                 return shmem_zero_setup(vma);
572                         return 0;
573                 }
574                 offset += hose->isa_mem_phys;
575         } else {
576                 unsigned long io_offset = (unsigned long)hose->io_base_virt - \
577                                                                 _IO_BASE;
578                 unsigned long roffset = offset + io_offset;
579                 rp = &hose->io_resource;
580                 if (!(rp->flags & IORESOURCE_IO))
581                         return -ENXIO;
582                 if (roffset < rp->start || (roffset + size) > rp->end)
583                         return -ENXIO;
584                 offset += hose->io_base_phys;
585         }
586         pr_debug(" -> mapping phys %llx\n", (unsigned long long)offset);
587
588         vma->vm_pgoff = offset >> PAGE_SHIFT;
589         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
590         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
591                                vma->vm_end - vma->vm_start,
592                                vma->vm_page_prot);
593 }
594
595 void pci_resource_to_user(const struct pci_dev *dev, int bar,
596                           const struct resource *rsrc,
597                           resource_size_t *start, resource_size_t *end)
598 {
599         struct pci_controller *hose = pci_bus_to_host(dev->bus);
600         resource_size_t offset = 0;
601
602         if (hose == NULL)
603                 return;
604
605         if (rsrc->flags & IORESOURCE_IO)
606                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
607
608         /* We pass a fully fixed up address to userland for MMIO instead of
609          * a BAR value because X is lame and expects to be able to use that
610          * to pass to /dev/mem !
611          *
612          * That means that we'll have potentially 64 bits values where some
613          * userland apps only expect 32 (like X itself since it thinks only
614          * Sparc has 64 bits MMIO) but if we don't do that, we break it on
615          * 32 bits CHRPs :-(
616          *
617          * Hopefully, the sysfs insterface is immune to that gunk. Once X
618          * has been fixed (and the fix spread enough), we can re-enable the
619          * 2 lines below and pass down a BAR value to userland. In that case
620          * we'll also have to re-enable the matching code in
621          * __pci_mmap_make_offset().
622          *
623          * BenH.
624          */
625 #if 0
626         else if (rsrc->flags & IORESOURCE_MEM)
627                 offset = hose->pci_mem_offset;
628 #endif
629
630         *start = rsrc->start - offset;
631         *end = rsrc->end - offset;
632 }
633
634 /**
635  * pci_process_bridge_OF_ranges - Parse PCI bridge resources from device tree
636  * @hose: newly allocated pci_controller to be setup
637  * @dev: device node of the host bridge
638  * @primary: set if primary bus (32 bits only, soon to be deprecated)
639  *
640  * This function will parse the "ranges" property of a PCI host bridge device
641  * node and setup the resource mapping of a pci controller based on its
642  * content.
643  *
644  * Life would be boring if it wasn't for a few issues that we have to deal
645  * with here:
646  *
647  *   - We can only cope with one IO space range and up to 3 Memory space
648  *     ranges. However, some machines (thanks Apple !) tend to split their
649  *     space into lots of small contiguous ranges. So we have to coalesce.
650  *
651  *   - We can only cope with all memory ranges having the same offset
652  *     between CPU addresses and PCI addresses. Unfortunately, some bridges
653  *     are setup for a large 1:1 mapping along with a small "window" which
654  *     maps PCI address 0 to some arbitrary high address of the CPU space in
655  *     order to give access to the ISA memory hole.
656  *     The way out of here that I've chosen for now is to always set the
657  *     offset based on the first resource found, then override it if we
658  *     have a different offset and the previous was set by an ISA hole.
659  *
660  *   - Some busses have IO space not starting at 0, which causes trouble with
661  *     the way we do our IO resource renumbering. The code somewhat deals with
662  *     it for 64 bits but I would expect problems on 32 bits.
663  *
664  *   - Some 32 bits platforms such as 4xx can have physical space larger than
665  *     32 bits so we need to use 64 bits values for the parsing
666  */
667 void __devinit pci_process_bridge_OF_ranges(struct pci_controller *hose,
668                                             struct device_node *dev,
669                                             int primary)
670 {
671         const u32 *ranges;
672         int rlen;
673         int pna = of_n_addr_cells(dev);
674         int np = pna + 5;
675         int memno = 0, isa_hole = -1;
676         u32 pci_space;
677         unsigned long long pci_addr, cpu_addr, pci_next, cpu_next, size;
678         unsigned long long isa_mb = 0;
679         struct resource *res;
680
681         printk(KERN_INFO "PCI host bridge %s %s ranges:\n",
682                dev->full_name, primary ? "(primary)" : "");
683
684         /* Get ranges property */
685         ranges = of_get_property(dev, "ranges", &rlen);
686         if (ranges == NULL)
687                 return;
688
689         /* Parse it */
690         pr_debug("Parsing ranges property...\n");
691         while ((rlen -= np * 4) >= 0) {
692                 /* Read next ranges element */
693                 pci_space = ranges[0];
694                 pci_addr = of_read_number(ranges + 1, 2);
695                 cpu_addr = of_translate_address(dev, ranges + 3);
696                 size = of_read_number(ranges + pna + 3, 2);
697
698                 pr_debug("pci_space: 0x%08x pci_addr:0x%016llx "
699                                 "cpu_addr:0x%016llx size:0x%016llx\n",
700                                         pci_space, pci_addr, cpu_addr, size);
701
702                 ranges += np;
703
704                 /* If we failed translation or got a zero-sized region
705                  * (some FW try to feed us with non sensical zero sized regions
706                  * such as power3 which look like some kind of attempt
707                  * at exposing the VGA memory hole)
708                  */
709                 if (cpu_addr == OF_BAD_ADDR || size == 0)
710                         continue;
711
712                 /* Now consume following elements while they are contiguous */
713                 for (; rlen >= np * sizeof(u32);
714                      ranges += np, rlen -= np * 4) {
715                         if (ranges[0] != pci_space)
716                                 break;
717                         pci_next = of_read_number(ranges + 1, 2);
718                         cpu_next = of_translate_address(dev, ranges + 3);
719                         if (pci_next != pci_addr + size ||
720                             cpu_next != cpu_addr + size)
721                                 break;
722                         size += of_read_number(ranges + pna + 3, 2);
723                 }
724
725                 /* Act based on address space type */
726                 res = NULL;
727                 switch ((pci_space >> 24) & 0x3) {
728                 case 1:         /* PCI IO space */
729                         printk(KERN_INFO
730                                "  IO 0x%016llx..0x%016llx -> 0x%016llx\n",
731                                cpu_addr, cpu_addr + size - 1, pci_addr);
732
733                         /* We support only one IO range */
734                         if (hose->pci_io_size) {
735                                 printk(KERN_INFO
736                                        " \\--> Skipped (too many) !\n");
737                                 continue;
738                         }
739                         /* On 32 bits, limit I/O space to 16MB */
740                         if (size > 0x01000000)
741                                 size = 0x01000000;
742
743                         /* 32 bits needs to map IOs here */
744                         hose->io_base_virt = ioremap(cpu_addr, size);
745
746                         /* Expect trouble if pci_addr is not 0 */
747                         if (primary)
748                                 isa_io_base =
749                                         (unsigned long)hose->io_base_virt;
750                         /* pci_io_size and io_base_phys always represent IO
751                          * space starting at 0 so we factor in pci_addr
752                          */
753                         hose->pci_io_size = pci_addr + size;
754                         hose->io_base_phys = cpu_addr - pci_addr;
755
756                         /* Build resource */
757                         res = &hose->io_resource;
758                         res->flags = IORESOURCE_IO;
759                         res->start = pci_addr;
760                         break;
761                 case 2:         /* PCI Memory space */
762                 case 3:         /* PCI 64 bits Memory space */
763                         printk(KERN_INFO
764                                " MEM 0x%016llx..0x%016llx -> 0x%016llx %s\n",
765                                cpu_addr, cpu_addr + size - 1, pci_addr,
766                                (pci_space & 0x40000000) ? "Prefetch" : "");
767
768                         /* We support only 3 memory ranges */
769                         if (memno >= 3) {
770                                 printk(KERN_INFO
771                                        " \\--> Skipped (too many) !\n");
772                                 continue;
773                         }
774                         /* Handles ISA memory hole space here */
775                         if (pci_addr == 0) {
776                                 isa_mb = cpu_addr;
777                                 isa_hole = memno;
778                                 if (primary || isa_mem_base == 0)
779                                         isa_mem_base = cpu_addr;
780                                 hose->isa_mem_phys = cpu_addr;
781                                 hose->isa_mem_size = size;
782                         }
783
784                         /* We get the PCI/Mem offset from the first range or
785                          * the, current one if the offset came from an ISA
786                          * hole. If they don't match, bugger.
787                          */
788                         if (memno == 0 ||
789                             (isa_hole >= 0 && pci_addr != 0 &&
790                              hose->pci_mem_offset == isa_mb))
791                                 hose->pci_mem_offset = cpu_addr - pci_addr;
792                         else if (pci_addr != 0 &&
793                                  hose->pci_mem_offset != cpu_addr - pci_addr) {
794                                 printk(KERN_INFO
795                                        " \\--> Skipped (offset mismatch) !\n");
796                                 continue;
797                         }
798
799                         /* Build resource */
800                         res = &hose->mem_resources[memno++];
801                         res->flags = IORESOURCE_MEM;
802                         if (pci_space & 0x40000000)
803                                 res->flags |= IORESOURCE_PREFETCH;
804                         res->start = cpu_addr;
805                         break;
806                 }
807                 if (res != NULL) {
808                         res->name = dev->full_name;
809                         res->end = res->start + size - 1;
810                         res->parent = NULL;
811                         res->sibling = NULL;
812                         res->child = NULL;
813                 }
814         }
815
816         /* If there's an ISA hole and the pci_mem_offset is -not- matching
817          * the ISA hole offset, then we need to remove the ISA hole from
818          * the resource list for that brige
819          */
820         if (isa_hole >= 0 && hose->pci_mem_offset != isa_mb) {
821                 unsigned int next = isa_hole + 1;
822                 printk(KERN_INFO " Removing ISA hole at 0x%016llx\n", isa_mb);
823                 if (next < memno)
824                         memmove(&hose->mem_resources[isa_hole],
825                                 &hose->mem_resources[next],
826                                 sizeof(struct resource) * (memno - next));
827                 hose->mem_resources[--memno].flags = 0;
828         }
829 }
830
831 /* Decide whether to display the domain number in /proc */
832 int pci_proc_domain(struct pci_bus *bus)
833 {
834         struct pci_controller *hose = pci_bus_to_host(bus);
835
836         if (!(pci_flags & PCI_ENABLE_PROC_DOMAINS))
837                 return 0;
838         if (pci_flags & PCI_COMPAT_DOMAIN_0)
839                 return hose->global_number != 0;
840         return 1;
841 }
842
843 void pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
844                              struct resource *res)
845 {
846         resource_size_t offset = 0, mask = (resource_size_t)-1;
847         struct pci_controller *hose = pci_bus_to_host(dev->bus);
848
849         if (!hose)
850                 return;
851         if (res->flags & IORESOURCE_IO) {
852                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
853                 mask = 0xffffffffu;
854         } else if (res->flags & IORESOURCE_MEM)
855                 offset = hose->pci_mem_offset;
856
857         region->start = (res->start - offset) & mask;
858         region->end = (res->end - offset) & mask;
859 }
860 EXPORT_SYMBOL(pcibios_resource_to_bus);
861
862 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
863                              struct pci_bus_region *region)
864 {
865         resource_size_t offset = 0, mask = (resource_size_t)-1;
866         struct pci_controller *hose = pci_bus_to_host(dev->bus);
867
868         if (!hose)
869                 return;
870         if (res->flags & IORESOURCE_IO) {
871                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
872                 mask = 0xffffffffu;
873         } else if (res->flags & IORESOURCE_MEM)
874                 offset = hose->pci_mem_offset;
875         res->start = (region->start + offset) & mask;
876         res->end = (region->end + offset) & mask;
877 }
878 EXPORT_SYMBOL(pcibios_bus_to_resource);
879
880 /* Fixup a bus resource into a linux resource */
881 static void __devinit fixup_resource(struct resource *res, struct pci_dev *dev)
882 {
883         struct pci_controller *hose = pci_bus_to_host(dev->bus);
884         resource_size_t offset = 0, mask = (resource_size_t)-1;
885
886         if (res->flags & IORESOURCE_IO) {
887                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
888                 mask = 0xffffffffu;
889         } else if (res->flags & IORESOURCE_MEM)
890                 offset = hose->pci_mem_offset;
891
892         res->start = (res->start + offset) & mask;
893         res->end = (res->end + offset) & mask;
894 }
895
896 /* This header fixup will do the resource fixup for all devices as they are
897  * probed, but not for bridge ranges
898  */
899 static void __devinit pcibios_fixup_resources(struct pci_dev *dev)
900 {
901         struct pci_controller *hose = pci_bus_to_host(dev->bus);
902         int i;
903
904         if (!hose) {
905                 printk(KERN_ERR "No host bridge for PCI dev %s !\n",
906                        pci_name(dev));
907                 return;
908         }
909         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
910                 struct resource *res = dev->resource + i;
911                 if (!res->flags)
912                         continue;
913                 /* On platforms that have PCI_PROBE_ONLY set, we don't
914                  * consider 0 as an unassigned BAR value. It's technically
915                  * a valid value, but linux doesn't like it... so when we can
916                  * re-assign things, we do so, but if we can't, we keep it
917                  * around and hope for the best...
918                  */
919                 if (res->start == 0 && !(pci_flags & PCI_PROBE_ONLY)) {
920                         pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]" \
921                                                         "is unassigned\n",
922                                  pci_name(dev), i,
923                                  (unsigned long long)res->start,
924                                  (unsigned long long)res->end,
925                                  (unsigned int)res->flags);
926                         res->end -= res->start;
927                         res->start = 0;
928                         res->flags |= IORESOURCE_UNSET;
929                         continue;
930                 }
931
932                 pr_debug("PCI:%s Resource %d %016llx-%016llx [%x] fixup...\n",
933                          pci_name(dev), i,
934                          (unsigned long long)res->start,\
935                          (unsigned long long)res->end,
936                          (unsigned int)res->flags);
937
938                 fixup_resource(res, dev);
939
940                 pr_debug("PCI:%s            %016llx-%016llx\n",
941                          pci_name(dev),
942                          (unsigned long long)res->start,
943                          (unsigned long long)res->end);
944         }
945 }
946 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_resources);
947
948 /* This function tries to figure out if a bridge resource has been initialized
949  * by the firmware or not. It doesn't have to be absolutely bullet proof, but
950  * things go more smoothly when it gets it right. It should covers cases such
951  * as Apple "closed" bridge resources and bare-metal pSeries unassigned bridges
952  */
953 static int __devinit pcibios_uninitialized_bridge_resource(struct pci_bus *bus,
954                                                            struct resource *res)
955 {
956         struct pci_controller *hose = pci_bus_to_host(bus);
957         struct pci_dev *dev = bus->self;
958         resource_size_t offset;
959         u16 command;
960         int i;
961
962         /* We don't do anything if PCI_PROBE_ONLY is set */
963         if (pci_flags & PCI_PROBE_ONLY)
964                 return 0;
965
966         /* Job is a bit different between memory and IO */
967         if (res->flags & IORESOURCE_MEM) {
968                 /* If the BAR is non-0 (res != pci_mem_offset) then it's
969                  * probably been initialized by somebody
970                  */
971                 if (res->start != hose->pci_mem_offset)
972                         return 0;
973
974                 /* The BAR is 0, let's check if memory decoding is enabled on
975                  * the bridge. If not, we consider it unassigned
976                  */
977                 pci_read_config_word(dev, PCI_COMMAND, &command);
978                 if ((command & PCI_COMMAND_MEMORY) == 0)
979                         return 1;
980
981                 /* Memory decoding is enabled and the BAR is 0. If any of
982                  * the bridge resources covers that starting address (0 then
983                  * it's good enough for us for memory
984                  */
985                 for (i = 0; i < 3; i++) {
986                         if ((hose->mem_resources[i].flags & IORESOURCE_MEM) &&
987                            hose->mem_resources[i].start == hose->pci_mem_offset)
988                                 return 0;
989                 }
990
991                 /* Well, it starts at 0 and we know it will collide so we may as
992                  * well consider it as unassigned. That covers the Apple case.
993                  */
994                 return 1;
995         } else {
996                 /* If the BAR is non-0, then we consider it assigned */
997                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
998                 if (((res->start - offset) & 0xfffffffful) != 0)
999                         return 0;
1000
1001                 /* Here, we are a bit different than memory as typically IO
1002                  * space starting at low addresses -is- valid. What we do
1003                  * instead if that we consider as unassigned anything that
1004                  * doesn't have IO enabled in the PCI command register,
1005                  * and that's it.
1006                  */
1007                 pci_read_config_word(dev, PCI_COMMAND, &command);
1008                 if (command & PCI_COMMAND_IO)
1009                         return 0;
1010
1011                 /* It's starting at 0 and IO is disabled in the bridge, consider
1012                  * it unassigned
1013                  */
1014                 return 1;
1015         }
1016 }
1017
1018 /* Fixup resources of a PCI<->PCI bridge */
1019 static void __devinit pcibios_fixup_bridge(struct pci_bus *bus)
1020 {
1021         struct resource *res;
1022         int i;
1023
1024         struct pci_dev *dev = bus->self;
1025
1026         pci_bus_for_each_resource(bus, res, i) {
1027                 if (!res)
1028                         continue;
1029                 if (!res->flags)
1030                         continue;
1031                 if (i >= 3 && bus->self->transparent)
1032                         continue;
1033
1034                 pr_debug("PCI:%s Bus rsrc %d %016llx-%016llx [%x] fixup...\n",
1035                          pci_name(dev), i,
1036                          (unsigned long long)res->start,\
1037                          (unsigned long long)res->end,
1038                          (unsigned int)res->flags);
1039
1040                 /* Perform fixup */
1041                 fixup_resource(res, dev);
1042
1043                 /* Try to detect uninitialized P2P bridge resources,
1044                  * and clear them out so they get re-assigned later
1045                  */
1046                 if (pcibios_uninitialized_bridge_resource(bus, res)) {
1047                         res->flags = 0;
1048                         pr_debug("PCI:%s            (unassigned)\n",
1049                                                                 pci_name(dev));
1050                 } else {
1051                         pr_debug("PCI:%s            %016llx-%016llx\n",
1052                                  pci_name(dev),
1053                                  (unsigned long long)res->start,
1054                                  (unsigned long long)res->end);
1055                 }
1056         }
1057 }
1058
1059 void __devinit pcibios_setup_bus_self(struct pci_bus *bus)
1060 {
1061         /* Fix up the bus resources for P2P bridges */
1062         if (bus->self != NULL)
1063                 pcibios_fixup_bridge(bus);
1064 }
1065
1066 void __devinit pcibios_setup_bus_devices(struct pci_bus *bus)
1067 {
1068         struct pci_dev *dev;
1069
1070         pr_debug("PCI: Fixup bus devices %d (%s)\n",
1071                  bus->number, bus->self ? pci_name(bus->self) : "PHB");
1072
1073         list_for_each_entry(dev, &bus->devices, bus_list) {
1074                 /* Setup OF node pointer in archdata */
1075                 dev->dev.of_node = pci_device_to_OF_node(dev);
1076
1077                 /* Fixup NUMA node as it may not be setup yet by the generic
1078                  * code and is needed by the DMA init
1079                  */
1080                 set_dev_node(&dev->dev, pcibus_to_node(dev->bus));
1081
1082                 /* Hook up default DMA ops */
1083                 set_dma_ops(&dev->dev, pci_dma_ops);
1084                 dev->dev.archdata.dma_data = (void *)PCI_DRAM_OFFSET;
1085
1086                 /* Read default IRQs and fixup if necessary */
1087                 pci_read_irq_line(dev);
1088         }
1089 }
1090
1091 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
1092 {
1093         /* When called from the generic PCI probe, read PCI<->PCI bridge
1094          * bases. This is -not- called when generating the PCI tree from
1095          * the OF device-tree.
1096          */
1097         if (bus->self != NULL)
1098                 pci_read_bridge_bases(bus);
1099
1100         /* Now fixup the bus bus */
1101         pcibios_setup_bus_self(bus);
1102
1103         /* Now fixup devices on that bus */
1104         pcibios_setup_bus_devices(bus);
1105 }
1106 EXPORT_SYMBOL(pcibios_fixup_bus);
1107
1108 static int skip_isa_ioresource_align(struct pci_dev *dev)
1109 {
1110         if ((pci_flags & PCI_CAN_SKIP_ISA_ALIGN) &&
1111             !(dev->bus->bridge_ctl & PCI_BRIDGE_CTL_ISA))
1112                 return 1;
1113         return 0;
1114 }
1115
1116 /*
1117  * We need to avoid collisions with `mirrored' VGA ports
1118  * and other strange ISA hardware, so we always want the
1119  * addresses to be allocated in the 0x000-0x0ff region
1120  * modulo 0x400.
1121  *
1122  * Why? Because some silly external IO cards only decode
1123  * the low 10 bits of the IO address. The 0x00-0xff region
1124  * is reserved for motherboard devices that decode all 16
1125  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
1126  * but we want to try to avoid allocating at 0x2900-0x2bff
1127  * which might have be mirrored at 0x0100-0x03ff..
1128  */
1129 resource_size_t pcibios_align_resource(void *data, const struct resource *res,
1130                                 resource_size_t size, resource_size_t align)
1131 {
1132         struct pci_dev *dev = data;
1133         resource_size_t start = res->start;
1134
1135         if (res->flags & IORESOURCE_IO) {
1136                 if (skip_isa_ioresource_align(dev))
1137                         return start;
1138                 if (start & 0x300)
1139                         start = (start + 0x3ff) & ~0x3ff;
1140         }
1141
1142         return start;
1143 }
1144 EXPORT_SYMBOL(pcibios_align_resource);
1145
1146 /*
1147  * Reparent resource children of pr that conflict with res
1148  * under res, and make res replace those children.
1149  */
1150 static int __init reparent_resources(struct resource *parent,
1151                                      struct resource *res)
1152 {
1153         struct resource *p, **pp;
1154         struct resource **firstpp = NULL;
1155
1156         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
1157                 if (p->end < res->start)
1158                         continue;
1159                 if (res->end < p->start)
1160                         break;
1161                 if (p->start < res->start || p->end > res->end)
1162                         return -1;      /* not completely contained */
1163                 if (firstpp == NULL)
1164                         firstpp = pp;
1165         }
1166         if (firstpp == NULL)
1167                 return -1;      /* didn't find any conflicting entries? */
1168         res->parent = parent;
1169         res->child = *firstpp;
1170         res->sibling = *pp;
1171         *firstpp = res;
1172         *pp = NULL;
1173         for (p = res->child; p != NULL; p = p->sibling) {
1174                 p->parent = res;
1175                 pr_debug("PCI: Reparented %s [%llx..%llx] under %s\n",
1176                          p->name,
1177                          (unsigned long long)p->start,
1178                          (unsigned long long)p->end, res->name);
1179         }
1180         return 0;
1181 }
1182
1183 /*
1184  *  Handle resources of PCI devices.  If the world were perfect, we could
1185  *  just allocate all the resource regions and do nothing more.  It isn't.
1186  *  On the other hand, we cannot just re-allocate all devices, as it would
1187  *  require us to know lots of host bridge internals.  So we attempt to
1188  *  keep as much of the original configuration as possible, but tweak it
1189  *  when it's found to be wrong.
1190  *
1191  *  Known BIOS problems we have to work around:
1192  *      - I/O or memory regions not configured
1193  *      - regions configured, but not enabled in the command register
1194  *      - bogus I/O addresses above 64K used
1195  *      - expansion ROMs left enabled (this may sound harmless, but given
1196  *        the fact the PCI specs explicitly allow address decoders to be
1197  *        shared between expansion ROMs and other resource regions, it's
1198  *        at least dangerous)
1199  *
1200  *  Our solution:
1201  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
1202  *          This gives us fixed barriers on where we can allocate.
1203  *      (2) Allocate resources for all enabled devices.  If there is
1204  *          a collision, just mark the resource as unallocated. Also
1205  *          disable expansion ROMs during this step.
1206  *      (3) Try to allocate resources for disabled devices.  If the
1207  *          resources were assigned correctly, everything goes well,
1208  *          if they weren't, they won't disturb allocation of other
1209  *          resources.
1210  *      (4) Assign new addresses to resources which were either
1211  *          not configured at all or misconfigured.  If explicitly
1212  *          requested by the user, configure expansion ROM address
1213  *          as well.
1214  */
1215
1216 void pcibios_allocate_bus_resources(struct pci_bus *bus)
1217 {
1218         struct pci_bus *b;
1219         int i;
1220         struct resource *res, *pr;
1221
1222         pr_debug("PCI: Allocating bus resources for %04x:%02x...\n",
1223                  pci_domain_nr(bus), bus->number);
1224
1225         pci_bus_for_each_resource(bus, res, i) {
1226                 if (!res || !res->flags
1227                     || res->start > res->end || res->parent)
1228                         continue;
1229                 if (bus->parent == NULL)
1230                         pr = (res->flags & IORESOURCE_IO) ?
1231                                 &ioport_resource : &iomem_resource;
1232                 else {
1233                         /* Don't bother with non-root busses when
1234                          * re-assigning all resources. We clear the
1235                          * resource flags as if they were colliding
1236                          * and as such ensure proper re-allocation
1237                          * later.
1238                          */
1239                         if (pci_flags & PCI_REASSIGN_ALL_RSRC)
1240                                 goto clear_resource;
1241                         pr = pci_find_parent_resource(bus->self, res);
1242                         if (pr == res) {
1243                                 /* this happens when the generic PCI
1244                                  * code (wrongly) decides that this
1245                                  * bridge is transparent  -- paulus
1246                                  */
1247                                 continue;
1248                         }
1249                 }
1250
1251                 pr_debug("PCI: %s (bus %d) bridge rsrc %d: %016llx-%016llx "
1252                          "[0x%x], parent %p (%s)\n",
1253                          bus->self ? pci_name(bus->self) : "PHB",
1254                          bus->number, i,
1255                          (unsigned long long)res->start,
1256                          (unsigned long long)res->end,
1257                          (unsigned int)res->flags,
1258                          pr, (pr && pr->name) ? pr->name : "nil");
1259
1260                 if (pr && !(pr->flags & IORESOURCE_UNSET)) {
1261                         if (request_resource(pr, res) == 0)
1262                                 continue;
1263                         /*
1264                          * Must be a conflict with an existing entry.
1265                          * Move that entry (or entries) under the
1266                          * bridge resource and try again.
1267                          */
1268                         if (reparent_resources(pr, res) == 0)
1269                                 continue;
1270                 }
1271                 printk(KERN_WARNING "PCI: Cannot allocate resource region "
1272                        "%d of PCI bridge %d, will remap\n", i, bus->number);
1273 clear_resource:
1274                 res->start = res->end = 0;
1275                 res->flags = 0;
1276         }
1277
1278         list_for_each_entry(b, &bus->children, node)
1279                 pcibios_allocate_bus_resources(b);
1280 }
1281
1282 static inline void __devinit alloc_resource(struct pci_dev *dev, int idx)
1283 {
1284         struct resource *pr, *r = &dev->resource[idx];
1285
1286         pr_debug("PCI: Allocating %s: Resource %d: %016llx..%016llx [%x]\n",
1287                  pci_name(dev), idx,
1288                  (unsigned long long)r->start,
1289                  (unsigned long long)r->end,
1290                  (unsigned int)r->flags);
1291
1292         pr = pci_find_parent_resource(dev, r);
1293         if (!pr || (pr->flags & IORESOURCE_UNSET) ||
1294             request_resource(pr, r) < 0) {
1295                 printk(KERN_WARNING "PCI: Cannot allocate resource region %d"
1296                        " of device %s, will remap\n", idx, pci_name(dev));
1297                 if (pr)
1298                         pr_debug("PCI:  parent is %p: %016llx-%016llx [%x]\n",
1299                                  pr,
1300                                  (unsigned long long)pr->start,
1301                                  (unsigned long long)pr->end,
1302                                  (unsigned int)pr->flags);
1303                 /* We'll assign a new address later */
1304                 r->flags |= IORESOURCE_UNSET;
1305                 r->end -= r->start;
1306                 r->start = 0;
1307         }
1308 }
1309
1310 static void __init pcibios_allocate_resources(int pass)
1311 {
1312         struct pci_dev *dev = NULL;
1313         int idx, disabled;
1314         u16 command;
1315         struct resource *r;
1316
1317         for_each_pci_dev(dev) {
1318                 pci_read_config_word(dev, PCI_COMMAND, &command);
1319                 for (idx = 0; idx <= PCI_ROM_RESOURCE; idx++) {
1320                         r = &dev->resource[idx];
1321                         if (r->parent)          /* Already allocated */
1322                                 continue;
1323                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
1324                                 continue;       /* Not assigned at all */
1325                         /* We only allocate ROMs on pass 1 just in case they
1326                          * have been screwed up by firmware
1327                          */
1328                         if (idx == PCI_ROM_RESOURCE)
1329                                 disabled = 1;
1330                         if (r->flags & IORESOURCE_IO)
1331                                 disabled = !(command & PCI_COMMAND_IO);
1332                         else
1333                                 disabled = !(command & PCI_COMMAND_MEMORY);
1334                         if (pass == disabled)
1335                                 alloc_resource(dev, idx);
1336                 }
1337                 if (pass)
1338                         continue;
1339                 r = &dev->resource[PCI_ROM_RESOURCE];
1340                 if (r->flags) {
1341                         /* Turn the ROM off, leave the resource region,
1342                          * but keep it unregistered.
1343                          */
1344                         u32 reg;
1345                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
1346                         if (reg & PCI_ROM_ADDRESS_ENABLE) {
1347                                 pr_debug("PCI: Switching off ROM of %s\n",
1348                                          pci_name(dev));
1349                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
1350                                 pci_write_config_dword(dev, dev->rom_base_reg,
1351                                                 reg & ~PCI_ROM_ADDRESS_ENABLE);
1352                         }
1353                 }
1354         }
1355 }
1356
1357 static void __init pcibios_reserve_legacy_regions(struct pci_bus *bus)
1358 {
1359         struct pci_controller *hose = pci_bus_to_host(bus);
1360         resource_size_t offset;
1361         struct resource *res, *pres;
1362         int i;
1363
1364         pr_debug("Reserving legacy ranges for domain %04x\n",
1365                                                         pci_domain_nr(bus));
1366
1367         /* Check for IO */
1368         if (!(hose->io_resource.flags & IORESOURCE_IO))
1369                 goto no_io;
1370         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
1371         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1372         BUG_ON(res == NULL);
1373         res->name = "Legacy IO";
1374         res->flags = IORESOURCE_IO;
1375         res->start = offset;
1376         res->end = (offset + 0xfff) & 0xfffffffful;
1377         pr_debug("Candidate legacy IO: %pR\n", res);
1378         if (request_resource(&hose->io_resource, res)) {
1379                 printk(KERN_DEBUG
1380                        "PCI %04x:%02x Cannot reserve Legacy IO %pR\n",
1381                        pci_domain_nr(bus), bus->number, res);
1382                 kfree(res);
1383         }
1384
1385  no_io:
1386         /* Check for memory */
1387         offset = hose->pci_mem_offset;
1388         pr_debug("hose mem offset: %016llx\n", (unsigned long long)offset);
1389         for (i = 0; i < 3; i++) {
1390                 pres = &hose->mem_resources[i];
1391                 if (!(pres->flags & IORESOURCE_MEM))
1392                         continue;
1393                 pr_debug("hose mem res: %pR\n", pres);
1394                 if ((pres->start - offset) <= 0xa0000 &&
1395                     (pres->end - offset) >= 0xbffff)
1396                         break;
1397         }
1398         if (i >= 3)
1399                 return;
1400         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1401         BUG_ON(res == NULL);
1402         res->name = "Legacy VGA memory";
1403         res->flags = IORESOURCE_MEM;
1404         res->start = 0xa0000 + offset;
1405         res->end = 0xbffff + offset;
1406         pr_debug("Candidate VGA memory: %pR\n", res);
1407         if (request_resource(pres, res)) {
1408                 printk(KERN_DEBUG
1409                        "PCI %04x:%02x Cannot reserve VGA memory %pR\n",
1410                        pci_domain_nr(bus), bus->number, res);
1411                 kfree(res);
1412         }
1413 }
1414
1415 void __init pcibios_resource_survey(void)
1416 {
1417         struct pci_bus *b;
1418
1419         /* Allocate and assign resources. If we re-assign everything, then
1420          * we skip the allocate phase
1421          */
1422         list_for_each_entry(b, &pci_root_buses, node)
1423                 pcibios_allocate_bus_resources(b);
1424
1425         if (!(pci_flags & PCI_REASSIGN_ALL_RSRC)) {
1426                 pcibios_allocate_resources(0);
1427                 pcibios_allocate_resources(1);
1428         }
1429
1430         /* Before we start assigning unassigned resource, we try to reserve
1431          * the low IO area and the VGA memory area if they intersect the
1432          * bus available resources to avoid allocating things on top of them
1433          */
1434         if (!(pci_flags & PCI_PROBE_ONLY)) {
1435                 list_for_each_entry(b, &pci_root_buses, node)
1436                         pcibios_reserve_legacy_regions(b);
1437         }
1438
1439         /* Now, if the platform didn't decide to blindly trust the firmware,
1440          * we proceed to assigning things that were left unassigned
1441          */
1442         if (!(pci_flags & PCI_PROBE_ONLY)) {
1443                 pr_debug("PCI: Assigning unassigned resources...\n");
1444                 pci_assign_unassigned_resources();
1445         }
1446 }
1447
1448 #ifdef CONFIG_HOTPLUG
1449
1450 /* This is used by the PCI hotplug driver to allocate resource
1451  * of newly plugged busses. We can try to consolidate with the
1452  * rest of the code later, for now, keep it as-is as our main
1453  * resource allocation function doesn't deal with sub-trees yet.
1454  */
1455 void __devinit pcibios_claim_one_bus(struct pci_bus *bus)
1456 {
1457         struct pci_dev *dev;
1458         struct pci_bus *child_bus;
1459
1460         list_for_each_entry(dev, &bus->devices, bus_list) {
1461                 int i;
1462
1463                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1464                         struct resource *r = &dev->resource[i];
1465
1466                         if (r->parent || !r->start || !r->flags)
1467                                 continue;
1468
1469                         pr_debug("PCI: Claiming %s: "
1470                                  "Resource %d: %016llx..%016llx [%x]\n",
1471                                  pci_name(dev), i,
1472                                  (unsigned long long)r->start,
1473                                  (unsigned long long)r->end,
1474                                  (unsigned int)r->flags);
1475
1476                         pci_claim_resource(dev, i);
1477                 }
1478         }
1479
1480         list_for_each_entry(child_bus, &bus->children, node)
1481                 pcibios_claim_one_bus(child_bus);
1482 }
1483 EXPORT_SYMBOL_GPL(pcibios_claim_one_bus);
1484
1485
1486 /* pcibios_finish_adding_to_bus
1487  *
1488  * This is to be called by the hotplug code after devices have been
1489  * added to a bus, this include calling it for a PHB that is just
1490  * being added
1491  */
1492 void pcibios_finish_adding_to_bus(struct pci_bus *bus)
1493 {
1494         pr_debug("PCI: Finishing adding to hotplug bus %04x:%02x\n",
1495                  pci_domain_nr(bus), bus->number);
1496
1497         /* Allocate bus and devices resources */
1498         pcibios_allocate_bus_resources(bus);
1499         pcibios_claim_one_bus(bus);
1500
1501         /* Add new devices to global lists.  Register in proc, sysfs. */
1502         pci_bus_add_devices(bus);
1503
1504         /* Fixup EEH */
1505         /* eeh_add_device_tree_late(bus); */
1506 }
1507 EXPORT_SYMBOL_GPL(pcibios_finish_adding_to_bus);
1508
1509 #endif /* CONFIG_HOTPLUG */
1510
1511 int pcibios_enable_device(struct pci_dev *dev, int mask)
1512 {
1513         return pci_enable_resources(dev, mask);
1514 }
1515
1516 static void __devinit pcibios_setup_phb_resources(struct pci_controller *hose, struct list_head *resources)
1517 {
1518         struct resource *res;
1519         int i;
1520
1521         /* Hookup PHB IO resource */
1522         res = &hose->io_resource;
1523
1524         /* Fixup IO space offset */
1525         io_offset = (unsigned long)hose->io_base_virt - isa_io_base;
1526         res->start = (res->start + io_offset) & 0xffffffffu;
1527         res->end = (res->end + io_offset) & 0xffffffffu;
1528
1529         if (!res->flags) {
1530                 printk(KERN_WARNING "PCI: I/O resource not set for host"
1531                        " bridge %s (domain %d)\n",
1532                        hose->dn->full_name, hose->global_number);
1533                 /* Workaround for lack of IO resource only on 32-bit */
1534                 res->start = (unsigned long)hose->io_base_virt - isa_io_base;
1535                 res->end = res->start + IO_SPACE_LIMIT;
1536                 res->flags = IORESOURCE_IO;
1537         }
1538         pci_add_resource(resources, res);
1539
1540         pr_debug("PCI: PHB IO resource    = %016llx-%016llx [%lx]\n",
1541                  (unsigned long long)res->start,
1542                  (unsigned long long)res->end,
1543                  (unsigned long)res->flags);
1544
1545         /* Hookup PHB Memory resources */
1546         for (i = 0; i < 3; ++i) {
1547                 res = &hose->mem_resources[i];
1548                 if (!res->flags) {
1549                         if (i > 0)
1550                                 continue;
1551                         printk(KERN_ERR "PCI: Memory resource 0 not set for "
1552                                "host bridge %s (domain %d)\n",
1553                                hose->dn->full_name, hose->global_number);
1554
1555                         /* Workaround for lack of MEM resource only on 32-bit */
1556                         res->start = hose->pci_mem_offset;
1557                         res->end = (resource_size_t)-1LL;
1558                         res->flags = IORESOURCE_MEM;
1559
1560                 }
1561                 pci_add_resource(resources, res);
1562
1563                 pr_debug("PCI: PHB MEM resource %d = %016llx-%016llx [%lx]\n",
1564                         i, (unsigned long long)res->start,
1565                         (unsigned long long)res->end,
1566                         (unsigned long)res->flags);
1567         }
1568
1569         pr_debug("PCI: PHB MEM offset     = %016llx\n",
1570                  (unsigned long long)hose->pci_mem_offset);
1571         pr_debug("PCI: PHB IO  offset     = %08lx\n",
1572                  (unsigned long)hose->io_base_virt - _IO_BASE);
1573 }
1574
1575 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus)
1576 {
1577         struct pci_controller *hose = bus->sysdata;
1578
1579         return of_node_get(hose->dn);
1580 }
1581
1582 static void __devinit pcibios_scan_phb(struct pci_controller *hose)
1583 {
1584         LIST_HEAD(resources);
1585         struct pci_bus *bus;
1586         struct device_node *node = hose->dn;
1587
1588         pr_debug("PCI: Scanning PHB %s\n",
1589                  node ? node->full_name : "<NO NAME>");
1590
1591         pcibios_setup_phb_resources(hose, &resources);
1592
1593         bus = pci_scan_root_bus(hose->parent, hose->first_busno,
1594                                 hose->ops, hose, &resources);
1595         if (bus == NULL) {
1596                 printk(KERN_ERR "Failed to create bus for PCI domain %04x\n",
1597                        hose->global_number);
1598                 pci_free_resource_list(&resources);
1599                 return;
1600         }
1601         bus->secondary = hose->first_busno;
1602         hose->bus = bus;
1603
1604         hose->last_busno = bus->subordinate;
1605 }
1606
1607 static int __init pcibios_init(void)
1608 {
1609         struct pci_controller *hose, *tmp;
1610         int next_busno = 0;
1611
1612         printk(KERN_INFO "PCI: Probing PCI hardware\n");
1613
1614         /* Scan all of the recorded PCI controllers.  */
1615         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
1616                 hose->last_busno = 0xff;
1617                 pcibios_scan_phb(hose);
1618                 if (next_busno <= hose->last_busno)
1619                         next_busno = hose->last_busno + 1;
1620         }
1621         pci_bus_count = next_busno;
1622
1623         /* Call common code to handle resource allocation */
1624         pcibios_resource_survey();
1625
1626         return 0;
1627 }
1628
1629 subsys_initcall(pcibios_init);
1630
1631 static struct pci_controller *pci_bus_to_hose(int bus)
1632 {
1633         struct pci_controller *hose, *tmp;
1634
1635         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1636                 if (bus >= hose->first_busno && bus <= hose->last_busno)
1637                         return hose;
1638         return NULL;
1639 }
1640
1641 /* Provide information on locations of various I/O regions in physical
1642  * memory.  Do this on a per-card basis so that we choose the right
1643  * root bridge.
1644  * Note that the returned IO or memory base is a physical address
1645  */
1646
1647 long sys_pciconfig_iobase(long which, unsigned long bus, unsigned long devfn)
1648 {
1649         struct pci_controller *hose;
1650         long result = -EOPNOTSUPP;
1651
1652         hose = pci_bus_to_hose(bus);
1653         if (!hose)
1654                 return -ENODEV;
1655
1656         switch (which) {
1657         case IOBASE_BRIDGE_NUMBER:
1658                 return (long)hose->first_busno;
1659         case IOBASE_MEMORY:
1660                 return (long)hose->pci_mem_offset;
1661         case IOBASE_IO:
1662                 return (long)hose->io_base_phys;
1663         case IOBASE_ISA_IO:
1664                 return (long)isa_io_base;
1665         case IOBASE_ISA_MEM:
1666                 return (long)isa_mem_base;
1667         }
1668
1669         return result;
1670 }
1671
1672 /*
1673  * Null PCI config access functions, for the case when we can't
1674  * find a hose.
1675  */
1676 #define NULL_PCI_OP(rw, size, type)                                     \
1677 static int                                                              \
1678 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1679 {                                                                       \
1680         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1681 }
1682
1683 static int
1684 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1685                  int len, u32 *val)
1686 {
1687         return PCIBIOS_DEVICE_NOT_FOUND;
1688 }
1689
1690 static int
1691 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1692                   int len, u32 val)
1693 {
1694         return PCIBIOS_DEVICE_NOT_FOUND;
1695 }
1696
1697 static struct pci_ops null_pci_ops = {
1698         .read = null_read_config,
1699         .write = null_write_config,
1700 };
1701
1702 /*
1703  * These functions are used early on before PCI scanning is done
1704  * and all of the pci_dev and pci_bus structures have been created.
1705  */
1706 static struct pci_bus *
1707 fake_pci_bus(struct pci_controller *hose, int busnr)
1708 {
1709         static struct pci_bus bus;
1710
1711         if (!hose)
1712                 printk(KERN_ERR "Can't find hose for PCI bus %d!\n", busnr);
1713
1714         bus.number = busnr;
1715         bus.sysdata = hose;
1716         bus.ops = hose ? hose->ops : &null_pci_ops;
1717         return &bus;
1718 }
1719
1720 #define EARLY_PCI_OP(rw, size, type)                                    \
1721 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1722                                int devfn, int offset, type value)       \
1723 {                                                                       \
1724         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1725                                             devfn, offset, value);      \
1726 }
1727
1728 EARLY_PCI_OP(read, byte, u8 *)
1729 EARLY_PCI_OP(read, word, u16 *)
1730 EARLY_PCI_OP(read, dword, u32 *)
1731 EARLY_PCI_OP(write, byte, u8)
1732 EARLY_PCI_OP(write, word, u16)
1733 EARLY_PCI_OP(write, dword, u32)
1734
1735 int early_find_capability(struct pci_controller *hose, int bus, int devfn,
1736                           int cap)
1737 {
1738         return pci_bus_find_capability(fake_pci_bus(hose, bus), devfn, cap);
1739 }
1740