[IA64] use common pxm function
[linux-2.6.git] / arch / ia64 / hp / common / sba_iommu.c
1 /*
2 **  IA64 System Bus Adapter (SBA) I/O MMU manager
3 **
4 **      (c) Copyright 2002-2005 Alex Williamson
5 **      (c) Copyright 2002-2003 Grant Grundler
6 **      (c) Copyright 2002-2005 Hewlett-Packard Company
7 **
8 **      Portions (c) 2000 Grant Grundler (from parisc I/O MMU code)
9 **      Portions (c) 1999 Dave S. Miller (from sparc64 I/O MMU code)
10 **
11 **      This program is free software; you can redistribute it and/or modify
12 **      it under the terms of the GNU General Public License as published by
13 **      the Free Software Foundation; either version 2 of the License, or
14 **      (at your option) any later version.
15 **
16 **
17 ** This module initializes the IOC (I/O Controller) found on HP
18 ** McKinley machines and their successors.
19 **
20 */
21
22 #include <linux/config.h>
23 #include <linux/types.h>
24 #include <linux/kernel.h>
25 #include <linux/module.h>
26 #include <linux/spinlock.h>
27 #include <linux/slab.h>
28 #include <linux/init.h>
29 #include <linux/mm.h>
30 #include <linux/string.h>
31 #include <linux/pci.h>
32 #include <linux/proc_fs.h>
33 #include <linux/seq_file.h>
34 #include <linux/acpi.h>
35 #include <linux/efi.h>
36 #include <linux/nodemask.h>
37 #include <linux/bitops.h>         /* hweight64() */
38
39 #include <asm/delay.h>          /* ia64_get_itc() */
40 #include <asm/io.h>
41 #include <asm/page.h>           /* PAGE_OFFSET */
42 #include <asm/dma.h>
43 #include <asm/system.h>         /* wmb() */
44
45 #include <asm/acpi-ext.h>
46
47 #define PFX "IOC: "
48
49 /*
50 ** Enabling timing search of the pdir resource map.  Output in /proc.
51 ** Disabled by default to optimize performance.
52 */
53 #undef PDIR_SEARCH_TIMING
54
55 /*
56 ** This option allows cards capable of 64bit DMA to bypass the IOMMU.  If
57 ** not defined, all DMA will be 32bit and go through the TLB.
58 ** There's potentially a conflict in the bio merge code with us
59 ** advertising an iommu, but then bypassing it.  Since I/O MMU bypassing
60 ** appears to give more performance than bio-level virtual merging, we'll
61 ** do the former for now.  NOTE: BYPASS_SG also needs to be undef'd to
62 ** completely restrict DMA to the IOMMU.
63 */
64 #define ALLOW_IOV_BYPASS
65
66 /*
67 ** This option specifically allows/disallows bypassing scatterlists with
68 ** multiple entries.  Coalescing these entries can allow better DMA streaming
69 ** and in some cases shows better performance than entirely bypassing the
70 ** IOMMU.  Performance increase on the order of 1-2% sequential output/input
71 ** using bonnie++ on a RAID0 MD device (sym2 & mpt).
72 */
73 #undef ALLOW_IOV_BYPASS_SG
74
75 /*
76 ** If a device prefetches beyond the end of a valid pdir entry, it will cause
77 ** a hard failure, ie. MCA.  Version 3.0 and later of the zx1 LBA should
78 ** disconnect on 4k boundaries and prevent such issues.  If the device is
79 ** particularly agressive, this option will keep the entire pdir valid such
80 ** that prefetching will hit a valid address.  This could severely impact
81 ** error containment, and is therefore off by default.  The page that is
82 ** used for spill-over is poisoned, so that should help debugging somewhat.
83 */
84 #undef FULL_VALID_PDIR
85
86 #define ENABLE_MARK_CLEAN
87
88 /*
89 ** The number of debug flags is a clue - this code is fragile.  NOTE: since
90 ** tightening the use of res_lock the resource bitmap and actual pdir are no
91 ** longer guaranteed to stay in sync.  The sanity checking code isn't going to
92 ** like that.
93 */
94 #undef DEBUG_SBA_INIT
95 #undef DEBUG_SBA_RUN
96 #undef DEBUG_SBA_RUN_SG
97 #undef DEBUG_SBA_RESOURCE
98 #undef ASSERT_PDIR_SANITY
99 #undef DEBUG_LARGE_SG_ENTRIES
100 #undef DEBUG_BYPASS
101
102 #if defined(FULL_VALID_PDIR) && defined(ASSERT_PDIR_SANITY)
103 #error FULL_VALID_PDIR and ASSERT_PDIR_SANITY are mutually exclusive
104 #endif
105
106 #define SBA_INLINE      __inline__
107 /* #define SBA_INLINE */
108
109 #ifdef DEBUG_SBA_INIT
110 #define DBG_INIT(x...)  printk(x)
111 #else
112 #define DBG_INIT(x...)
113 #endif
114
115 #ifdef DEBUG_SBA_RUN
116 #define DBG_RUN(x...)   printk(x)
117 #else
118 #define DBG_RUN(x...)
119 #endif
120
121 #ifdef DEBUG_SBA_RUN_SG
122 #define DBG_RUN_SG(x...)        printk(x)
123 #else
124 #define DBG_RUN_SG(x...)
125 #endif
126
127
128 #ifdef DEBUG_SBA_RESOURCE
129 #define DBG_RES(x...)   printk(x)
130 #else
131 #define DBG_RES(x...)
132 #endif
133
134 #ifdef DEBUG_BYPASS
135 #define DBG_BYPASS(x...)        printk(x)
136 #else
137 #define DBG_BYPASS(x...)
138 #endif
139
140 #ifdef ASSERT_PDIR_SANITY
141 #define ASSERT(expr) \
142         if(!(expr)) { \
143                 printk( "\n" __FILE__ ":%d: Assertion " #expr " failed!\n",__LINE__); \
144                 panic(#expr); \
145         }
146 #else
147 #define ASSERT(expr)
148 #endif
149
150 /*
151 ** The number of pdir entries to "free" before issuing
152 ** a read to PCOM register to flush out PCOM writes.
153 ** Interacts with allocation granularity (ie 4 or 8 entries
154 ** allocated and free'd/purged at a time might make this
155 ** less interesting).
156 */
157 #define DELAYED_RESOURCE_CNT    64
158
159 #define ZX1_IOC_ID      ((PCI_DEVICE_ID_HP_ZX1_IOC << 16) | PCI_VENDOR_ID_HP)
160 #define ZX2_IOC_ID      ((PCI_DEVICE_ID_HP_ZX2_IOC << 16) | PCI_VENDOR_ID_HP)
161 #define REO_IOC_ID      ((PCI_DEVICE_ID_HP_REO_IOC << 16) | PCI_VENDOR_ID_HP)
162 #define SX1000_IOC_ID   ((PCI_DEVICE_ID_HP_SX1000_IOC << 16) | PCI_VENDOR_ID_HP)
163
164 #define ZX1_IOC_OFFSET  0x1000  /* ACPI reports SBA, we want IOC */
165
166 #define IOC_FUNC_ID     0x000
167 #define IOC_FCLASS      0x008   /* function class, bist, header, rev... */
168 #define IOC_IBASE       0x300   /* IO TLB */
169 #define IOC_IMASK       0x308
170 #define IOC_PCOM        0x310
171 #define IOC_TCNFG       0x318
172 #define IOC_PDIR_BASE   0x320
173
174 #define IOC_ROPE0_CFG   0x500
175 #define   IOC_ROPE_AO     0x10  /* Allow "Relaxed Ordering" */
176
177
178 /* AGP GART driver looks for this */
179 #define ZX1_SBA_IOMMU_COOKIE    0x0000badbadc0ffeeUL
180
181 /*
182 ** The zx1 IOC supports 4/8/16/64KB page sizes (see TCNFG register)
183 **
184 ** Some IOCs (sx1000) can run at the above pages sizes, but are
185 ** really only supported using the IOC at a 4k page size.
186 **
187 ** iovp_size could only be greater than PAGE_SIZE if we are
188 ** confident the drivers really only touch the next physical
189 ** page iff that driver instance owns it.
190 */
191 static unsigned long iovp_size;
192 static unsigned long iovp_shift;
193 static unsigned long iovp_mask;
194
195 struct ioc {
196         void __iomem    *ioc_hpa;       /* I/O MMU base address */
197         char            *res_map;       /* resource map, bit == pdir entry */
198         u64             *pdir_base;     /* physical base address */
199         unsigned long   ibase;          /* pdir IOV Space base */
200         unsigned long   imask;          /* pdir IOV Space mask */
201
202         unsigned long   *res_hint;      /* next avail IOVP - circular search */
203         unsigned long   dma_mask;
204         spinlock_t      res_lock;       /* protects the resource bitmap, but must be held when */
205                                         /* clearing pdir to prevent races with allocations. */
206         unsigned int    res_bitshift;   /* from the RIGHT! */
207         unsigned int    res_size;       /* size of resource map in bytes */
208 #ifdef CONFIG_NUMA
209         unsigned int    node;           /* node where this IOC lives */
210 #endif
211 #if DELAYED_RESOURCE_CNT > 0
212         spinlock_t      saved_lock;     /* may want to try to get this on a separate cacheline */
213                                         /* than res_lock for bigger systems. */
214         int             saved_cnt;
215         struct sba_dma_pair {
216                 dma_addr_t      iova;
217                 size_t          size;
218         } saved[DELAYED_RESOURCE_CNT];
219 #endif
220
221 #ifdef PDIR_SEARCH_TIMING
222 #define SBA_SEARCH_SAMPLE       0x100
223         unsigned long avg_search[SBA_SEARCH_SAMPLE];
224         unsigned long avg_idx;  /* current index into avg_search */
225 #endif
226
227         /* Stuff we don't need in performance path */
228         struct ioc      *next;          /* list of IOC's in system */
229         acpi_handle     handle;         /* for multiple IOC's */
230         const char      *name;
231         unsigned int    func_id;
232         unsigned int    rev;            /* HW revision of chip */
233         u32             iov_size;
234         unsigned int    pdir_size;      /* in bytes, determined by IOV Space size */
235         struct pci_dev  *sac_only_dev;
236 };
237
238 static struct ioc *ioc_list;
239 static int reserve_sba_gart = 1;
240
241 static SBA_INLINE void sba_mark_invalid(struct ioc *, dma_addr_t, size_t);
242 static SBA_INLINE void sba_free_range(struct ioc *, dma_addr_t, size_t);
243
244 #define sba_sg_address(sg)      (page_address((sg)->page) + (sg)->offset)
245
246 #ifdef FULL_VALID_PDIR
247 static u64 prefetch_spill_page;
248 #endif
249
250 #ifdef CONFIG_PCI
251 # define GET_IOC(dev)   (((dev)->bus == &pci_bus_type)                                          \
252                          ? ((struct ioc *) PCI_CONTROLLER(to_pci_dev(dev))->iommu) : NULL)
253 #else
254 # define GET_IOC(dev)   NULL
255 #endif
256
257 /*
258 ** DMA_CHUNK_SIZE is used by the SCSI mid-layer to break up
259 ** (or rather not merge) DMA's into managable chunks.
260 ** On parisc, this is more of the software/tuning constraint
261 ** rather than the HW. I/O MMU allocation alogorithms can be
262 ** faster with smaller size is (to some degree).
263 */
264 #define DMA_CHUNK_SIZE  (BITS_PER_LONG*iovp_size)
265
266 #define ROUNDUP(x,y) ((x + ((y)-1)) & ~((y)-1))
267
268 /************************************
269 ** SBA register read and write support
270 **
271 ** BE WARNED: register writes are posted.
272 **  (ie follow writes which must reach HW with a read)
273 **
274 */
275 #define READ_REG(addr)       __raw_readq(addr)
276 #define WRITE_REG(val, addr) __raw_writeq(val, addr)
277
278 #ifdef DEBUG_SBA_INIT
279
280 /**
281  * sba_dump_tlb - debugging only - print IOMMU operating parameters
282  * @hpa: base address of the IOMMU
283  *
284  * Print the size/location of the IO MMU PDIR.
285  */
286 static void
287 sba_dump_tlb(char *hpa)
288 {
289         DBG_INIT("IO TLB at 0x%p\n", (void *)hpa);
290         DBG_INIT("IOC_IBASE    : %016lx\n", READ_REG(hpa+IOC_IBASE));
291         DBG_INIT("IOC_IMASK    : %016lx\n", READ_REG(hpa+IOC_IMASK));
292         DBG_INIT("IOC_TCNFG    : %016lx\n", READ_REG(hpa+IOC_TCNFG));
293         DBG_INIT("IOC_PDIR_BASE: %016lx\n", READ_REG(hpa+IOC_PDIR_BASE));
294         DBG_INIT("\n");
295 }
296 #endif
297
298
299 #ifdef ASSERT_PDIR_SANITY
300
301 /**
302  * sba_dump_pdir_entry - debugging only - print one IOMMU PDIR entry
303  * @ioc: IO MMU structure which owns the pdir we are interested in.
304  * @msg: text to print ont the output line.
305  * @pide: pdir index.
306  *
307  * Print one entry of the IO MMU PDIR in human readable form.
308  */
309 static void
310 sba_dump_pdir_entry(struct ioc *ioc, char *msg, uint pide)
311 {
312         /* start printing from lowest pde in rval */
313         u64 *ptr = &ioc->pdir_base[pide  & ~(BITS_PER_LONG - 1)];
314         unsigned long *rptr = (unsigned long *) &ioc->res_map[(pide >>3) & -sizeof(unsigned long)];
315         uint rcnt;
316
317         printk(KERN_DEBUG "SBA: %s rp %p bit %d rval 0x%lx\n",
318                  msg, rptr, pide & (BITS_PER_LONG - 1), *rptr);
319
320         rcnt = 0;
321         while (rcnt < BITS_PER_LONG) {
322                 printk(KERN_DEBUG "%s %2d %p %016Lx\n",
323                        (rcnt == (pide & (BITS_PER_LONG - 1)))
324                        ? "    -->" : "       ",
325                        rcnt, ptr, (unsigned long long) *ptr );
326                 rcnt++;
327                 ptr++;
328         }
329         printk(KERN_DEBUG "%s", msg);
330 }
331
332
333 /**
334  * sba_check_pdir - debugging only - consistency checker
335  * @ioc: IO MMU structure which owns the pdir we are interested in.
336  * @msg: text to print ont the output line.
337  *
338  * Verify the resource map and pdir state is consistent
339  */
340 static int
341 sba_check_pdir(struct ioc *ioc, char *msg)
342 {
343         u64 *rptr_end = (u64 *) &(ioc->res_map[ioc->res_size]);
344         u64 *rptr = (u64 *) ioc->res_map;       /* resource map ptr */
345         u64 *pptr = ioc->pdir_base;     /* pdir ptr */
346         uint pide = 0;
347
348         while (rptr < rptr_end) {
349                 u64 rval;
350                 int rcnt; /* number of bits we might check */
351
352                 rval = *rptr;
353                 rcnt = 64;
354
355                 while (rcnt) {
356                         /* Get last byte and highest bit from that */
357                         u32 pde = ((u32)((*pptr >> (63)) & 0x1));
358                         if ((rval & 0x1) ^ pde)
359                         {
360                                 /*
361                                 ** BUMMER!  -- res_map != pdir --
362                                 ** Dump rval and matching pdir entries
363                                 */
364                                 sba_dump_pdir_entry(ioc, msg, pide);
365                                 return(1);
366                         }
367                         rcnt--;
368                         rval >>= 1;     /* try the next bit */
369                         pptr++;
370                         pide++;
371                 }
372                 rptr++; /* look at next word of res_map */
373         }
374         /* It'd be nice if we always got here :^) */
375         return 0;
376 }
377
378
379 /**
380  * sba_dump_sg - debugging only - print Scatter-Gather list
381  * @ioc: IO MMU structure which owns the pdir we are interested in.
382  * @startsg: head of the SG list
383  * @nents: number of entries in SG list
384  *
385  * print the SG list so we can verify it's correct by hand.
386  */
387 static void
388 sba_dump_sg( struct ioc *ioc, struct scatterlist *startsg, int nents)
389 {
390         while (nents-- > 0) {
391                 printk(KERN_DEBUG " %d : DMA %08lx/%05x CPU %p\n", nents,
392                        startsg->dma_address, startsg->dma_length,
393                        sba_sg_address(startsg));
394                 startsg++;
395         }
396 }
397
398 static void
399 sba_check_sg( struct ioc *ioc, struct scatterlist *startsg, int nents)
400 {
401         struct scatterlist *the_sg = startsg;
402         int the_nents = nents;
403
404         while (the_nents-- > 0) {
405                 if (sba_sg_address(the_sg) == 0x0UL)
406                         sba_dump_sg(NULL, startsg, nents);
407                 the_sg++;
408         }
409 }
410
411 #endif /* ASSERT_PDIR_SANITY */
412
413
414
415
416 /**************************************************************
417 *
418 *   I/O Pdir Resource Management
419 *
420 *   Bits set in the resource map are in use.
421 *   Each bit can represent a number of pages.
422 *   LSbs represent lower addresses (IOVA's).
423 *
424 ***************************************************************/
425 #define PAGES_PER_RANGE 1       /* could increase this to 4 or 8 if needed */
426
427 /* Convert from IOVP to IOVA and vice versa. */
428 #define SBA_IOVA(ioc,iovp,offset) ((ioc->ibase) | (iovp) | (offset))
429 #define SBA_IOVP(ioc,iova) ((iova) & ~(ioc->ibase))
430
431 #define PDIR_ENTRY_SIZE sizeof(u64)
432
433 #define PDIR_INDEX(iovp)   ((iovp)>>iovp_shift)
434
435 #define RESMAP_MASK(n)    ~(~0UL << (n))
436 #define RESMAP_IDX_MASK   (sizeof(unsigned long) - 1)
437
438
439 /**
440  * For most cases the normal get_order is sufficient, however it limits us
441  * to PAGE_SIZE being the minimum mapping alignment and TC flush granularity.
442  * It only incurs about 1 clock cycle to use this one with the static variable
443  * and makes the code more intuitive.
444  */
445 static SBA_INLINE int
446 get_iovp_order (unsigned long size)
447 {
448         long double d = size - 1;
449         long order;
450
451         order = ia64_getf_exp(d);
452         order = order - iovp_shift - 0xffff + 1;
453         if (order < 0)
454                 order = 0;
455         return order;
456 }
457
458 /**
459  * sba_search_bitmap - find free space in IO PDIR resource bitmap
460  * @ioc: IO MMU structure which owns the pdir we are interested in.
461  * @bits_wanted: number of entries we need.
462  * @use_hint: use res_hint to indicate where to start looking
463  *
464  * Find consecutive free bits in resource bitmap.
465  * Each bit represents one entry in the IO Pdir.
466  * Cool perf optimization: search for log2(size) bits at a time.
467  */
468 static SBA_INLINE unsigned long
469 sba_search_bitmap(struct ioc *ioc, unsigned long bits_wanted, int use_hint)
470 {
471         unsigned long *res_ptr;
472         unsigned long *res_end = (unsigned long *) &(ioc->res_map[ioc->res_size]);
473         unsigned long flags, pide = ~0UL;
474
475         ASSERT(((unsigned long) ioc->res_hint & (sizeof(unsigned long) - 1UL)) == 0);
476         ASSERT(res_ptr < res_end);
477
478         spin_lock_irqsave(&ioc->res_lock, flags);
479
480         /* Allow caller to force a search through the entire resource space */
481         if (likely(use_hint)) {
482                 res_ptr = ioc->res_hint;
483         } else {
484                 res_ptr = (ulong *)ioc->res_map;
485                 ioc->res_bitshift = 0;
486         }
487
488         /*
489          * N.B.  REO/Grande defect AR2305 can cause TLB fetch timeouts
490          * if a TLB entry is purged while in use.  sba_mark_invalid()
491          * purges IOTLB entries in power-of-two sizes, so we also
492          * allocate IOVA space in power-of-two sizes.
493          */
494         bits_wanted = 1UL << get_iovp_order(bits_wanted << iovp_shift);
495
496         if (likely(bits_wanted == 1)) {
497                 unsigned int bitshiftcnt;
498                 for(; res_ptr < res_end ; res_ptr++) {
499                         if (likely(*res_ptr != ~0UL)) {
500                                 bitshiftcnt = ffz(*res_ptr);
501                                 *res_ptr |= (1UL << bitshiftcnt);
502                                 pide = ((unsigned long)res_ptr - (unsigned long)ioc->res_map);
503                                 pide <<= 3;     /* convert to bit address */
504                                 pide += bitshiftcnt;
505                                 ioc->res_bitshift = bitshiftcnt + bits_wanted;
506                                 goto found_it;
507                         }
508                 }
509                 goto not_found;
510
511         }
512         
513         if (likely(bits_wanted <= BITS_PER_LONG/2)) {
514                 /*
515                 ** Search the resource bit map on well-aligned values.
516                 ** "o" is the alignment.
517                 ** We need the alignment to invalidate I/O TLB using
518                 ** SBA HW features in the unmap path.
519                 */
520                 unsigned long o = 1 << get_iovp_order(bits_wanted << iovp_shift);
521                 uint bitshiftcnt = ROUNDUP(ioc->res_bitshift, o);
522                 unsigned long mask, base_mask;
523
524                 base_mask = RESMAP_MASK(bits_wanted);
525                 mask = base_mask << bitshiftcnt;
526
527                 DBG_RES("%s() o %ld %p", __FUNCTION__, o, res_ptr);
528                 for(; res_ptr < res_end ; res_ptr++)
529                 { 
530                         DBG_RES("    %p %lx %lx\n", res_ptr, mask, *res_ptr);
531                         ASSERT(0 != mask);
532                         for (; mask ; mask <<= o, bitshiftcnt += o) {
533                                 if(0 == ((*res_ptr) & mask)) {
534                                         *res_ptr |= mask;     /* mark resources busy! */
535                                         pide = ((unsigned long)res_ptr - (unsigned long)ioc->res_map);
536                                         pide <<= 3;     /* convert to bit address */
537                                         pide += bitshiftcnt;
538                                         ioc->res_bitshift = bitshiftcnt + bits_wanted;
539                                         goto found_it;
540                                 }
541                         }
542
543                         bitshiftcnt = 0;
544                         mask = base_mask;
545
546                 }
547
548         } else {
549                 int qwords, bits, i;
550                 unsigned long *end;
551
552                 qwords = bits_wanted >> 6; /* /64 */
553                 bits = bits_wanted - (qwords * BITS_PER_LONG);
554
555                 end = res_end - qwords;
556
557                 for (; res_ptr < end; res_ptr++) {
558                         for (i = 0 ; i < qwords ; i++) {
559                                 if (res_ptr[i] != 0)
560                                         goto next_ptr;
561                         }
562                         if (bits && res_ptr[i] && (__ffs(res_ptr[i]) < bits))
563                                 continue;
564
565                         /* Found it, mark it */
566                         for (i = 0 ; i < qwords ; i++)
567                                 res_ptr[i] = ~0UL;
568                         res_ptr[i] |= RESMAP_MASK(bits);
569
570                         pide = ((unsigned long)res_ptr - (unsigned long)ioc->res_map);
571                         pide <<= 3;     /* convert to bit address */
572                         res_ptr += qwords;
573                         ioc->res_bitshift = bits;
574                         goto found_it;
575 next_ptr:
576                         ;
577                 }
578         }
579
580 not_found:
581         prefetch(ioc->res_map);
582         ioc->res_hint = (unsigned long *) ioc->res_map;
583         ioc->res_bitshift = 0;
584         spin_unlock_irqrestore(&ioc->res_lock, flags);
585         return (pide);
586
587 found_it:
588         ioc->res_hint = res_ptr;
589         spin_unlock_irqrestore(&ioc->res_lock, flags);
590         return (pide);
591 }
592
593
594 /**
595  * sba_alloc_range - find free bits and mark them in IO PDIR resource bitmap
596  * @ioc: IO MMU structure which owns the pdir we are interested in.
597  * @size: number of bytes to create a mapping for
598  *
599  * Given a size, find consecutive unmarked and then mark those bits in the
600  * resource bit map.
601  */
602 static int
603 sba_alloc_range(struct ioc *ioc, size_t size)
604 {
605         unsigned int pages_needed = size >> iovp_shift;
606 #ifdef PDIR_SEARCH_TIMING
607         unsigned long itc_start;
608 #endif
609         unsigned long pide;
610
611         ASSERT(pages_needed);
612         ASSERT(0 == (size & ~iovp_mask));
613
614 #ifdef PDIR_SEARCH_TIMING
615         itc_start = ia64_get_itc();
616 #endif
617         /*
618         ** "seek and ye shall find"...praying never hurts either...
619         */
620         pide = sba_search_bitmap(ioc, pages_needed, 1);
621         if (unlikely(pide >= (ioc->res_size << 3))) {
622                 pide = sba_search_bitmap(ioc, pages_needed, 0);
623                 if (unlikely(pide >= (ioc->res_size << 3))) {
624 #if DELAYED_RESOURCE_CNT > 0
625                         unsigned long flags;
626
627                         /*
628                         ** With delayed resource freeing, we can give this one more shot.  We're
629                         ** getting close to being in trouble here, so do what we can to make this
630                         ** one count.
631                         */
632                         spin_lock_irqsave(&ioc->saved_lock, flags);
633                         if (ioc->saved_cnt > 0) {
634                                 struct sba_dma_pair *d;
635                                 int cnt = ioc->saved_cnt;
636
637                                 d = &(ioc->saved[ioc->saved_cnt - 1]);
638
639                                 spin_lock(&ioc->res_lock);
640                                 while (cnt--) {
641                                         sba_mark_invalid(ioc, d->iova, d->size);
642                                         sba_free_range(ioc, d->iova, d->size);
643                                         d--;
644                                 }
645                                 ioc->saved_cnt = 0;
646                                 READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
647                                 spin_unlock(&ioc->res_lock);
648                         }
649                         spin_unlock_irqrestore(&ioc->saved_lock, flags);
650
651                         pide = sba_search_bitmap(ioc, pages_needed, 0);
652                         if (unlikely(pide >= (ioc->res_size << 3)))
653                                 panic(__FILE__ ": I/O MMU @ %p is out of mapping resources\n",
654                                       ioc->ioc_hpa);
655 #else
656                         panic(__FILE__ ": I/O MMU @ %p is out of mapping resources\n",
657                               ioc->ioc_hpa);
658 #endif
659                 }
660         }
661
662 #ifdef PDIR_SEARCH_TIMING
663         ioc->avg_search[ioc->avg_idx++] = (ia64_get_itc() - itc_start) / pages_needed;
664         ioc->avg_idx &= SBA_SEARCH_SAMPLE - 1;
665 #endif
666
667         prefetchw(&(ioc->pdir_base[pide]));
668
669 #ifdef ASSERT_PDIR_SANITY
670         /* verify the first enable bit is clear */
671         if(0x00 != ((u8 *) ioc->pdir_base)[pide*PDIR_ENTRY_SIZE + 7]) {
672                 sba_dump_pdir_entry(ioc, "sba_search_bitmap() botched it?", pide);
673         }
674 #endif
675
676         DBG_RES("%s(%x) %d -> %lx hint %x/%x\n",
677                 __FUNCTION__, size, pages_needed, pide,
678                 (uint) ((unsigned long) ioc->res_hint - (unsigned long) ioc->res_map),
679                 ioc->res_bitshift );
680
681         return (pide);
682 }
683
684
685 /**
686  * sba_free_range - unmark bits in IO PDIR resource bitmap
687  * @ioc: IO MMU structure which owns the pdir we are interested in.
688  * @iova: IO virtual address which was previously allocated.
689  * @size: number of bytes to create a mapping for
690  *
691  * clear bits in the ioc's resource map
692  */
693 static SBA_INLINE void
694 sba_free_range(struct ioc *ioc, dma_addr_t iova, size_t size)
695 {
696         unsigned long iovp = SBA_IOVP(ioc, iova);
697         unsigned int pide = PDIR_INDEX(iovp);
698         unsigned int ridx = pide >> 3;  /* convert bit to byte address */
699         unsigned long *res_ptr = (unsigned long *) &((ioc)->res_map[ridx & ~RESMAP_IDX_MASK]);
700         int bits_not_wanted = size >> iovp_shift;
701         unsigned long m;
702
703         /* Round up to power-of-two size: see AR2305 note above */
704         bits_not_wanted = 1UL << get_iovp_order(bits_not_wanted << iovp_shift);
705         for (; bits_not_wanted > 0 ; res_ptr++) {
706                 
707                 if (unlikely(bits_not_wanted > BITS_PER_LONG)) {
708
709                         /* these mappings start 64bit aligned */
710                         *res_ptr = 0UL;
711                         bits_not_wanted -= BITS_PER_LONG;
712                         pide += BITS_PER_LONG;
713
714                 } else {
715
716                         /* 3-bits "bit" address plus 2 (or 3) bits for "byte" == bit in word */
717                         m = RESMAP_MASK(bits_not_wanted) << (pide & (BITS_PER_LONG - 1));
718                         bits_not_wanted = 0;
719
720                         DBG_RES("%s( ,%x,%x) %x/%lx %x %p %lx\n", __FUNCTION__, (uint) iova, size,
721                                 bits_not_wanted, m, pide, res_ptr, *res_ptr);
722
723                         ASSERT(m != 0);
724                         ASSERT(bits_not_wanted);
725                         ASSERT((*res_ptr & m) == m); /* verify same bits are set */
726                         *res_ptr &= ~m;
727                 }
728         }
729 }
730
731
732 /**************************************************************
733 *
734 *   "Dynamic DMA Mapping" support (aka "Coherent I/O")
735 *
736 ***************************************************************/
737
738 /**
739  * sba_io_pdir_entry - fill in one IO PDIR entry
740  * @pdir_ptr:  pointer to IO PDIR entry
741  * @vba: Virtual CPU address of buffer to map
742  *
743  * SBA Mapping Routine
744  *
745  * Given a virtual address (vba, arg1) sba_io_pdir_entry()
746  * loads the I/O PDIR entry pointed to by pdir_ptr (arg0).
747  * Each IO Pdir entry consists of 8 bytes as shown below
748  * (LSB == bit 0):
749  *
750  *  63                    40                                 11    7        0
751  * +-+---------------------+----------------------------------+----+--------+
752  * |V|        U            |            PPN[39:12]            | U  |   FF   |
753  * +-+---------------------+----------------------------------+----+--------+
754  *
755  *  V  == Valid Bit
756  *  U  == Unused
757  * PPN == Physical Page Number
758  *
759  * The physical address fields are filled with the results of virt_to_phys()
760  * on the vba.
761  */
762
763 #if 1
764 #define sba_io_pdir_entry(pdir_ptr, vba) *pdir_ptr = ((vba & ~0xE000000000000FFFULL)    \
765                                                       | 0x8000000000000000ULL)
766 #else
767 void SBA_INLINE
768 sba_io_pdir_entry(u64 *pdir_ptr, unsigned long vba)
769 {
770         *pdir_ptr = ((vba & ~0xE000000000000FFFULL) | 0x80000000000000FFULL);
771 }
772 #endif
773
774 #ifdef ENABLE_MARK_CLEAN
775 /**
776  * Since DMA is i-cache coherent, any (complete) pages that were written via
777  * DMA can be marked as "clean" so that lazy_mmu_prot_update() doesn't have to
778  * flush them when they get mapped into an executable vm-area.
779  */
780 static void
781 mark_clean (void *addr, size_t size)
782 {
783         unsigned long pg_addr, end;
784
785         pg_addr = PAGE_ALIGN((unsigned long) addr);
786         end = (unsigned long) addr + size;
787         while (pg_addr + PAGE_SIZE <= end) {
788                 struct page *page = virt_to_page((void *)pg_addr);
789                 set_bit(PG_arch_1, &page->flags);
790                 pg_addr += PAGE_SIZE;
791         }
792 }
793 #endif
794
795 /**
796  * sba_mark_invalid - invalidate one or more IO PDIR entries
797  * @ioc: IO MMU structure which owns the pdir we are interested in.
798  * @iova:  IO Virtual Address mapped earlier
799  * @byte_cnt:  number of bytes this mapping covers.
800  *
801  * Marking the IO PDIR entry(ies) as Invalid and invalidate
802  * corresponding IO TLB entry. The PCOM (Purge Command Register)
803  * is to purge stale entries in the IO TLB when unmapping entries.
804  *
805  * The PCOM register supports purging of multiple pages, with a minium
806  * of 1 page and a maximum of 2GB. Hardware requires the address be
807  * aligned to the size of the range being purged. The size of the range
808  * must be a power of 2. The "Cool perf optimization" in the
809  * allocation routine helps keep that true.
810  */
811 static SBA_INLINE void
812 sba_mark_invalid(struct ioc *ioc, dma_addr_t iova, size_t byte_cnt)
813 {
814         u32 iovp = (u32) SBA_IOVP(ioc,iova);
815
816         int off = PDIR_INDEX(iovp);
817
818         /* Must be non-zero and rounded up */
819         ASSERT(byte_cnt > 0);
820         ASSERT(0 == (byte_cnt & ~iovp_mask));
821
822 #ifdef ASSERT_PDIR_SANITY
823         /* Assert first pdir entry is set */
824         if (!(ioc->pdir_base[off] >> 60)) {
825                 sba_dump_pdir_entry(ioc,"sba_mark_invalid()", PDIR_INDEX(iovp));
826         }
827 #endif
828
829         if (byte_cnt <= iovp_size)
830         {
831                 ASSERT(off < ioc->pdir_size);
832
833                 iovp |= iovp_shift;     /* set "size" field for PCOM */
834
835 #ifndef FULL_VALID_PDIR
836                 /*
837                 ** clear I/O PDIR entry "valid" bit
838                 ** Do NOT clear the rest - save it for debugging.
839                 ** We should only clear bits that have previously
840                 ** been enabled.
841                 */
842                 ioc->pdir_base[off] &= ~(0x80000000000000FFULL);
843 #else
844                 /*
845                 ** If we want to maintain the PDIR as valid, put in
846                 ** the spill page so devices prefetching won't
847                 ** cause a hard fail.
848                 */
849                 ioc->pdir_base[off] = (0x80000000000000FFULL | prefetch_spill_page);
850 #endif
851         } else {
852                 u32 t = get_iovp_order(byte_cnt) + iovp_shift;
853
854                 iovp |= t;
855                 ASSERT(t <= 31);   /* 2GB! Max value of "size" field */
856
857                 do {
858                         /* verify this pdir entry is enabled */
859                         ASSERT(ioc->pdir_base[off]  >> 63);
860 #ifndef FULL_VALID_PDIR
861                         /* clear I/O Pdir entry "valid" bit first */
862                         ioc->pdir_base[off] &= ~(0x80000000000000FFULL);
863 #else
864                         ioc->pdir_base[off] = (0x80000000000000FFULL | prefetch_spill_page);
865 #endif
866                         off++;
867                         byte_cnt -= iovp_size;
868                 } while (byte_cnt > 0);
869         }
870
871         WRITE_REG(iovp | ioc->ibase, ioc->ioc_hpa+IOC_PCOM);
872 }
873
874 /**
875  * sba_map_single - map one buffer and return IOVA for DMA
876  * @dev: instance of PCI owned by the driver that's asking.
877  * @addr:  driver buffer to map.
878  * @size:  number of bytes to map in driver buffer.
879  * @dir:  R/W or both.
880  *
881  * See Documentation/DMA-mapping.txt
882  */
883 dma_addr_t
884 sba_map_single(struct device *dev, void *addr, size_t size, int dir)
885 {
886         struct ioc *ioc;
887         dma_addr_t iovp;
888         dma_addr_t offset;
889         u64 *pdir_start;
890         int pide;
891 #ifdef ASSERT_PDIR_SANITY
892         unsigned long flags;
893 #endif
894 #ifdef ALLOW_IOV_BYPASS
895         unsigned long pci_addr = virt_to_phys(addr);
896 #endif
897
898 #ifdef ALLOW_IOV_BYPASS
899         ASSERT(to_pci_dev(dev)->dma_mask);
900         /*
901         ** Check if the PCI device can DMA to ptr... if so, just return ptr
902         */
903         if (likely((pci_addr & ~to_pci_dev(dev)->dma_mask) == 0)) {
904                 /*
905                 ** Device is bit capable of DMA'ing to the buffer...
906                 ** just return the PCI address of ptr
907                 */
908                 DBG_BYPASS("sba_map_single() bypass mask/addr: 0x%lx/0x%lx\n",
909                            to_pci_dev(dev)->dma_mask, pci_addr);
910                 return pci_addr;
911         }
912 #endif
913         ioc = GET_IOC(dev);
914         ASSERT(ioc);
915
916         prefetch(ioc->res_hint);
917
918         ASSERT(size > 0);
919         ASSERT(size <= DMA_CHUNK_SIZE);
920
921         /* save offset bits */
922         offset = ((dma_addr_t) (long) addr) & ~iovp_mask;
923
924         /* round up to nearest iovp_size */
925         size = (size + offset + ~iovp_mask) & iovp_mask;
926
927 #ifdef ASSERT_PDIR_SANITY
928         spin_lock_irqsave(&ioc->res_lock, flags);
929         if (sba_check_pdir(ioc,"Check before sba_map_single()"))
930                 panic("Sanity check failed");
931         spin_unlock_irqrestore(&ioc->res_lock, flags);
932 #endif
933
934         pide = sba_alloc_range(ioc, size);
935
936         iovp = (dma_addr_t) pide << iovp_shift;
937
938         DBG_RUN("%s() 0x%p -> 0x%lx\n",
939                 __FUNCTION__, addr, (long) iovp | offset);
940
941         pdir_start = &(ioc->pdir_base[pide]);
942
943         while (size > 0) {
944                 ASSERT(((u8 *)pdir_start)[7] == 0); /* verify availability */
945                 sba_io_pdir_entry(pdir_start, (unsigned long) addr);
946
947                 DBG_RUN("     pdir 0x%p %lx\n", pdir_start, *pdir_start);
948
949                 addr += iovp_size;
950                 size -= iovp_size;
951                 pdir_start++;
952         }
953         /* force pdir update */
954         wmb();
955
956         /* form complete address */
957 #ifdef ASSERT_PDIR_SANITY
958         spin_lock_irqsave(&ioc->res_lock, flags);
959         sba_check_pdir(ioc,"Check after sba_map_single()");
960         spin_unlock_irqrestore(&ioc->res_lock, flags);
961 #endif
962         return SBA_IOVA(ioc, iovp, offset);
963 }
964
965 #ifdef ENABLE_MARK_CLEAN
966 static SBA_INLINE void
967 sba_mark_clean(struct ioc *ioc, dma_addr_t iova, size_t size)
968 {
969         u32     iovp = (u32) SBA_IOVP(ioc,iova);
970         int     off = PDIR_INDEX(iovp);
971         void    *addr;
972
973         if (size <= iovp_size) {
974                 addr = phys_to_virt(ioc->pdir_base[off] &
975                                     ~0xE000000000000FFFULL);
976                 mark_clean(addr, size);
977         } else {
978                 do {
979                         addr = phys_to_virt(ioc->pdir_base[off] &
980                                             ~0xE000000000000FFFULL);
981                         mark_clean(addr, min(size, iovp_size));
982                         off++;
983                         size -= iovp_size;
984                 } while (size > 0);
985         }
986 }
987 #endif
988
989 /**
990  * sba_unmap_single - unmap one IOVA and free resources
991  * @dev: instance of PCI owned by the driver that's asking.
992  * @iova:  IOVA of driver buffer previously mapped.
993  * @size:  number of bytes mapped in driver buffer.
994  * @dir:  R/W or both.
995  *
996  * See Documentation/DMA-mapping.txt
997  */
998 void sba_unmap_single(struct device *dev, dma_addr_t iova, size_t size, int dir)
999 {
1000         struct ioc *ioc;
1001 #if DELAYED_RESOURCE_CNT > 0
1002         struct sba_dma_pair *d;
1003 #endif
1004         unsigned long flags;
1005         dma_addr_t offset;
1006
1007         ioc = GET_IOC(dev);
1008         ASSERT(ioc);
1009
1010 #ifdef ALLOW_IOV_BYPASS
1011         if (likely((iova & ioc->imask) != ioc->ibase)) {
1012                 /*
1013                 ** Address does not fall w/in IOVA, must be bypassing
1014                 */
1015                 DBG_BYPASS("sba_unmap_single() bypass addr: 0x%lx\n", iova);
1016
1017 #ifdef ENABLE_MARK_CLEAN
1018                 if (dir == DMA_FROM_DEVICE) {
1019                         mark_clean(phys_to_virt(iova), size);
1020                 }
1021 #endif
1022                 return;
1023         }
1024 #endif
1025         offset = iova & ~iovp_mask;
1026
1027         DBG_RUN("%s() iovp 0x%lx/%x\n",
1028                 __FUNCTION__, (long) iova, size);
1029
1030         iova ^= offset;        /* clear offset bits */
1031         size += offset;
1032         size = ROUNDUP(size, iovp_size);
1033
1034 #ifdef ENABLE_MARK_CLEAN
1035         if (dir == DMA_FROM_DEVICE)
1036                 sba_mark_clean(ioc, iova, size);
1037 #endif
1038
1039 #if DELAYED_RESOURCE_CNT > 0
1040         spin_lock_irqsave(&ioc->saved_lock, flags);
1041         d = &(ioc->saved[ioc->saved_cnt]);
1042         d->iova = iova;
1043         d->size = size;
1044         if (unlikely(++(ioc->saved_cnt) >= DELAYED_RESOURCE_CNT)) {
1045                 int cnt = ioc->saved_cnt;
1046                 spin_lock(&ioc->res_lock);
1047                 while (cnt--) {
1048                         sba_mark_invalid(ioc, d->iova, d->size);
1049                         sba_free_range(ioc, d->iova, d->size);
1050                         d--;
1051                 }
1052                 ioc->saved_cnt = 0;
1053                 READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
1054                 spin_unlock(&ioc->res_lock);
1055         }
1056         spin_unlock_irqrestore(&ioc->saved_lock, flags);
1057 #else /* DELAYED_RESOURCE_CNT == 0 */
1058         spin_lock_irqsave(&ioc->res_lock, flags);
1059         sba_mark_invalid(ioc, iova, size);
1060         sba_free_range(ioc, iova, size);
1061         READ_REG(ioc->ioc_hpa+IOC_PCOM);        /* flush purges */
1062         spin_unlock_irqrestore(&ioc->res_lock, flags);
1063 #endif /* DELAYED_RESOURCE_CNT == 0 */
1064 }
1065
1066
1067 /**
1068  * sba_alloc_coherent - allocate/map shared mem for DMA
1069  * @dev: instance of PCI owned by the driver that's asking.
1070  * @size:  number of bytes mapped in driver buffer.
1071  * @dma_handle:  IOVA of new buffer.
1072  *
1073  * See Documentation/DMA-mapping.txt
1074  */
1075 void *
1076 sba_alloc_coherent (struct device *dev, size_t size, dma_addr_t *dma_handle, int flags)
1077 {
1078         struct ioc *ioc;
1079         void *addr;
1080
1081         ioc = GET_IOC(dev);
1082         ASSERT(ioc);
1083
1084 #ifdef CONFIG_NUMA
1085         {
1086                 struct page *page;
1087                 page = alloc_pages_node(ioc->node == MAX_NUMNODES ?
1088                                         numa_node_id() : ioc->node, flags,
1089                                         get_order(size));
1090
1091                 if (unlikely(!page))
1092                         return NULL;
1093
1094                 addr = page_address(page);
1095         }
1096 #else
1097         addr = (void *) __get_free_pages(flags, get_order(size));
1098 #endif
1099         if (unlikely(!addr))
1100                 return NULL;
1101
1102         memset(addr, 0, size);
1103         *dma_handle = virt_to_phys(addr);
1104
1105 #ifdef ALLOW_IOV_BYPASS
1106         ASSERT(dev->coherent_dma_mask);
1107         /*
1108         ** Check if the PCI device can DMA to ptr... if so, just return ptr
1109         */
1110         if (likely((*dma_handle & ~dev->coherent_dma_mask) == 0)) {
1111                 DBG_BYPASS("sba_alloc_coherent() bypass mask/addr: 0x%lx/0x%lx\n",
1112                            dev->coherent_dma_mask, *dma_handle);
1113
1114                 return addr;
1115         }
1116 #endif
1117
1118         /*
1119          * If device can't bypass or bypass is disabled, pass the 32bit fake
1120          * device to map single to get an iova mapping.
1121          */
1122         *dma_handle = sba_map_single(&ioc->sac_only_dev->dev, addr, size, 0);
1123
1124         return addr;
1125 }
1126
1127
1128 /**
1129  * sba_free_coherent - free/unmap shared mem for DMA
1130  * @dev: instance of PCI owned by the driver that's asking.
1131  * @size:  number of bytes mapped in driver buffer.
1132  * @vaddr:  virtual address IOVA of "consistent" buffer.
1133  * @dma_handler:  IO virtual address of "consistent" buffer.
1134  *
1135  * See Documentation/DMA-mapping.txt
1136  */
1137 void sba_free_coherent (struct device *dev, size_t size, void *vaddr, dma_addr_t dma_handle)
1138 {
1139         sba_unmap_single(dev, dma_handle, size, 0);
1140         free_pages((unsigned long) vaddr, get_order(size));
1141 }
1142
1143
1144 /*
1145 ** Since 0 is a valid pdir_base index value, can't use that
1146 ** to determine if a value is valid or not. Use a flag to indicate
1147 ** the SG list entry contains a valid pdir index.
1148 */
1149 #define PIDE_FLAG 0x1UL
1150
1151 #ifdef DEBUG_LARGE_SG_ENTRIES
1152 int dump_run_sg = 0;
1153 #endif
1154
1155
1156 /**
1157  * sba_fill_pdir - write allocated SG entries into IO PDIR
1158  * @ioc: IO MMU structure which owns the pdir we are interested in.
1159  * @startsg:  list of IOVA/size pairs
1160  * @nents: number of entries in startsg list
1161  *
1162  * Take preprocessed SG list and write corresponding entries
1163  * in the IO PDIR.
1164  */
1165
1166 static SBA_INLINE int
1167 sba_fill_pdir(
1168         struct ioc *ioc,
1169         struct scatterlist *startsg,
1170         int nents)
1171 {
1172         struct scatterlist *dma_sg = startsg;   /* pointer to current DMA */
1173         int n_mappings = 0;
1174         u64 *pdirp = NULL;
1175         unsigned long dma_offset = 0;
1176
1177         dma_sg--;
1178         while (nents-- > 0) {
1179                 int     cnt = startsg->dma_length;
1180                 startsg->dma_length = 0;
1181
1182 #ifdef DEBUG_LARGE_SG_ENTRIES
1183                 if (dump_run_sg)
1184                         printk(" %2d : %08lx/%05x %p\n",
1185                                 nents, startsg->dma_address, cnt,
1186                                 sba_sg_address(startsg));
1187 #else
1188                 DBG_RUN_SG(" %d : %08lx/%05x %p\n",
1189                                 nents, startsg->dma_address, cnt,
1190                                 sba_sg_address(startsg));
1191 #endif
1192                 /*
1193                 ** Look for the start of a new DMA stream
1194                 */
1195                 if (startsg->dma_address & PIDE_FLAG) {
1196                         u32 pide = startsg->dma_address & ~PIDE_FLAG;
1197                         dma_offset = (unsigned long) pide & ~iovp_mask;
1198                         startsg->dma_address = 0;
1199                         dma_sg++;
1200                         dma_sg->dma_address = pide | ioc->ibase;
1201                         pdirp = &(ioc->pdir_base[pide >> iovp_shift]);
1202                         n_mappings++;
1203                 }
1204
1205                 /*
1206                 ** Look for a VCONTIG chunk
1207                 */
1208                 if (cnt) {
1209                         unsigned long vaddr = (unsigned long) sba_sg_address(startsg);
1210                         ASSERT(pdirp);
1211
1212                         /* Since multiple Vcontig blocks could make up
1213                         ** one DMA stream, *add* cnt to dma_len.
1214                         */
1215                         dma_sg->dma_length += cnt;
1216                         cnt += dma_offset;
1217                         dma_offset=0;   /* only want offset on first chunk */
1218                         cnt = ROUNDUP(cnt, iovp_size);
1219                         do {
1220                                 sba_io_pdir_entry(pdirp, vaddr);
1221                                 vaddr += iovp_size;
1222                                 cnt -= iovp_size;
1223                                 pdirp++;
1224                         } while (cnt > 0);
1225                 }
1226                 startsg++;
1227         }
1228         /* force pdir update */
1229         wmb();
1230
1231 #ifdef DEBUG_LARGE_SG_ENTRIES
1232         dump_run_sg = 0;
1233 #endif
1234         return(n_mappings);
1235 }
1236
1237
1238 /*
1239 ** Two address ranges are DMA contiguous *iff* "end of prev" and
1240 ** "start of next" are both on an IOV page boundary.
1241 **
1242 ** (shift left is a quick trick to mask off upper bits)
1243 */
1244 #define DMA_CONTIG(__X, __Y) \
1245         (((((unsigned long) __X) | ((unsigned long) __Y)) << (BITS_PER_LONG - iovp_shift)) == 0UL)
1246
1247
1248 /**
1249  * sba_coalesce_chunks - preprocess the SG list
1250  * @ioc: IO MMU structure which owns the pdir we are interested in.
1251  * @startsg:  list of IOVA/size pairs
1252  * @nents: number of entries in startsg list
1253  *
1254  * First pass is to walk the SG list and determine where the breaks are
1255  * in the DMA stream. Allocates PDIR entries but does not fill them.
1256  * Returns the number of DMA chunks.
1257  *
1258  * Doing the fill separate from the coalescing/allocation keeps the
1259  * code simpler. Future enhancement could make one pass through
1260  * the sglist do both.
1261  */
1262 static SBA_INLINE int
1263 sba_coalesce_chunks( struct ioc *ioc,
1264         struct scatterlist *startsg,
1265         int nents)
1266 {
1267         struct scatterlist *vcontig_sg;    /* VCONTIG chunk head */
1268         unsigned long vcontig_len;         /* len of VCONTIG chunk */
1269         unsigned long vcontig_end;
1270         struct scatterlist *dma_sg;        /* next DMA stream head */
1271         unsigned long dma_offset, dma_len; /* start/len of DMA stream */
1272         int n_mappings = 0;
1273
1274         while (nents > 0) {
1275                 unsigned long vaddr = (unsigned long) sba_sg_address(startsg);
1276
1277                 /*
1278                 ** Prepare for first/next DMA stream
1279                 */
1280                 dma_sg = vcontig_sg = startsg;
1281                 dma_len = vcontig_len = vcontig_end = startsg->length;
1282                 vcontig_end +=  vaddr;
1283                 dma_offset = vaddr & ~iovp_mask;
1284
1285                 /* PARANOID: clear entries */
1286                 startsg->dma_address = startsg->dma_length = 0;
1287
1288                 /*
1289                 ** This loop terminates one iteration "early" since
1290                 ** it's always looking one "ahead".
1291                 */
1292                 while (--nents > 0) {
1293                         unsigned long vaddr;    /* tmp */
1294
1295                         startsg++;
1296
1297                         /* PARANOID */
1298                         startsg->dma_address = startsg->dma_length = 0;
1299
1300                         /* catch brokenness in SCSI layer */
1301                         ASSERT(startsg->length <= DMA_CHUNK_SIZE);
1302
1303                         /*
1304                         ** First make sure current dma stream won't
1305                         ** exceed DMA_CHUNK_SIZE if we coalesce the
1306                         ** next entry.
1307                         */
1308                         if (((dma_len + dma_offset + startsg->length + ~iovp_mask) & iovp_mask)
1309                             > DMA_CHUNK_SIZE)
1310                                 break;
1311
1312                         /*
1313                         ** Then look for virtually contiguous blocks.
1314                         **
1315                         ** append the next transaction?
1316                         */
1317                         vaddr = (unsigned long) sba_sg_address(startsg);
1318                         if  (vcontig_end == vaddr)
1319                         {
1320                                 vcontig_len += startsg->length;
1321                                 vcontig_end += startsg->length;
1322                                 dma_len     += startsg->length;
1323                                 continue;
1324                         }
1325
1326 #ifdef DEBUG_LARGE_SG_ENTRIES
1327                         dump_run_sg = (vcontig_len > iovp_size);
1328 #endif
1329
1330                         /*
1331                         ** Not virtually contigous.
1332                         ** Terminate prev chunk.
1333                         ** Start a new chunk.
1334                         **
1335                         ** Once we start a new VCONTIG chunk, dma_offset
1336                         ** can't change. And we need the offset from the first
1337                         ** chunk - not the last one. Ergo Successive chunks
1338                         ** must start on page boundaries and dove tail
1339                         ** with it's predecessor.
1340                         */
1341                         vcontig_sg->dma_length = vcontig_len;
1342
1343                         vcontig_sg = startsg;
1344                         vcontig_len = startsg->length;
1345
1346                         /*
1347                         ** 3) do the entries end/start on page boundaries?
1348                         **    Don't update vcontig_end until we've checked.
1349                         */
1350                         if (DMA_CONTIG(vcontig_end, vaddr))
1351                         {
1352                                 vcontig_end = vcontig_len + vaddr;
1353                                 dma_len += vcontig_len;
1354                                 continue;
1355                         } else {
1356                                 break;
1357                         }
1358                 }
1359
1360                 /*
1361                 ** End of DMA Stream
1362                 ** Terminate last VCONTIG block.
1363                 ** Allocate space for DMA stream.
1364                 */
1365                 vcontig_sg->dma_length = vcontig_len;
1366                 dma_len = (dma_len + dma_offset + ~iovp_mask) & iovp_mask;
1367                 ASSERT(dma_len <= DMA_CHUNK_SIZE);
1368                 dma_sg->dma_address = (dma_addr_t) (PIDE_FLAG
1369                         | (sba_alloc_range(ioc, dma_len) << iovp_shift)
1370                         | dma_offset);
1371                 n_mappings++;
1372         }
1373
1374         return n_mappings;
1375 }
1376
1377
1378 /**
1379  * sba_map_sg - map Scatter/Gather list
1380  * @dev: instance of PCI owned by the driver that's asking.
1381  * @sglist:  array of buffer/length pairs
1382  * @nents:  number of entries in list
1383  * @dir:  R/W or both.
1384  *
1385  * See Documentation/DMA-mapping.txt
1386  */
1387 int sba_map_sg(struct device *dev, struct scatterlist *sglist, int nents, int dir)
1388 {
1389         struct ioc *ioc;
1390         int coalesced, filled = 0;
1391 #ifdef ASSERT_PDIR_SANITY
1392         unsigned long flags;
1393 #endif
1394 #ifdef ALLOW_IOV_BYPASS_SG
1395         struct scatterlist *sg;
1396 #endif
1397
1398         DBG_RUN_SG("%s() START %d entries\n", __FUNCTION__, nents);
1399         ioc = GET_IOC(dev);
1400         ASSERT(ioc);
1401
1402 #ifdef ALLOW_IOV_BYPASS_SG
1403         ASSERT(to_pci_dev(dev)->dma_mask);
1404         if (likely((ioc->dma_mask & ~to_pci_dev(dev)->dma_mask) == 0)) {
1405                 for (sg = sglist ; filled < nents ; filled++, sg++){
1406                         sg->dma_length = sg->length;
1407                         sg->dma_address = virt_to_phys(sba_sg_address(sg));
1408                 }
1409                 return filled;
1410         }
1411 #endif
1412         /* Fast path single entry scatterlists. */
1413         if (nents == 1) {
1414                 sglist->dma_length = sglist->length;
1415                 sglist->dma_address = sba_map_single(dev, sba_sg_address(sglist), sglist->length, dir);
1416                 return 1;
1417         }
1418
1419 #ifdef ASSERT_PDIR_SANITY
1420         spin_lock_irqsave(&ioc->res_lock, flags);
1421         if (sba_check_pdir(ioc,"Check before sba_map_sg()"))
1422         {
1423                 sba_dump_sg(ioc, sglist, nents);
1424                 panic("Check before sba_map_sg()");
1425         }
1426         spin_unlock_irqrestore(&ioc->res_lock, flags);
1427 #endif
1428
1429         prefetch(ioc->res_hint);
1430
1431         /*
1432         ** First coalesce the chunks and allocate I/O pdir space
1433         **
1434         ** If this is one DMA stream, we can properly map using the
1435         ** correct virtual address associated with each DMA page.
1436         ** w/o this association, we wouldn't have coherent DMA!
1437         ** Access to the virtual address is what forces a two pass algorithm.
1438         */
1439         coalesced = sba_coalesce_chunks(ioc, sglist, nents);
1440
1441         /*
1442         ** Program the I/O Pdir
1443         **
1444         ** map the virtual addresses to the I/O Pdir
1445         ** o dma_address will contain the pdir index
1446         ** o dma_len will contain the number of bytes to map
1447         ** o address contains the virtual address.
1448         */
1449         filled = sba_fill_pdir(ioc, sglist, nents);
1450
1451 #ifdef ASSERT_PDIR_SANITY
1452         spin_lock_irqsave(&ioc->res_lock, flags);
1453         if (sba_check_pdir(ioc,"Check after sba_map_sg()"))
1454         {
1455                 sba_dump_sg(ioc, sglist, nents);
1456                 panic("Check after sba_map_sg()\n");
1457         }
1458         spin_unlock_irqrestore(&ioc->res_lock, flags);
1459 #endif
1460
1461         ASSERT(coalesced == filled);
1462         DBG_RUN_SG("%s() DONE %d mappings\n", __FUNCTION__, filled);
1463
1464         return filled;
1465 }
1466
1467
1468 /**
1469  * sba_unmap_sg - unmap Scatter/Gather list
1470  * @dev: instance of PCI owned by the driver that's asking.
1471  * @sglist:  array of buffer/length pairs
1472  * @nents:  number of entries in list
1473  * @dir:  R/W or both.
1474  *
1475  * See Documentation/DMA-mapping.txt
1476  */
1477 void sba_unmap_sg (struct device *dev, struct scatterlist *sglist, int nents, int dir)
1478 {
1479 #ifdef ASSERT_PDIR_SANITY
1480         struct ioc *ioc;
1481         unsigned long flags;
1482 #endif
1483
1484         DBG_RUN_SG("%s() START %d entries,  %p,%x\n",
1485                 __FUNCTION__, nents, sba_sg_address(sglist), sglist->length);
1486
1487 #ifdef ASSERT_PDIR_SANITY
1488         ioc = GET_IOC(dev);
1489         ASSERT(ioc);
1490
1491         spin_lock_irqsave(&ioc->res_lock, flags);
1492         sba_check_pdir(ioc,"Check before sba_unmap_sg()");
1493         spin_unlock_irqrestore(&ioc->res_lock, flags);
1494 #endif
1495
1496         while (nents && sglist->dma_length) {
1497
1498                 sba_unmap_single(dev, sglist->dma_address, sglist->dma_length, dir);
1499                 sglist++;
1500                 nents--;
1501         }
1502
1503         DBG_RUN_SG("%s() DONE (nents %d)\n", __FUNCTION__,  nents);
1504
1505 #ifdef ASSERT_PDIR_SANITY
1506         spin_lock_irqsave(&ioc->res_lock, flags);
1507         sba_check_pdir(ioc,"Check after sba_unmap_sg()");
1508         spin_unlock_irqrestore(&ioc->res_lock, flags);
1509 #endif
1510
1511 }
1512
1513 /**************************************************************
1514 *
1515 *   Initialization and claim
1516 *
1517 ***************************************************************/
1518
1519 static void __init
1520 ioc_iova_init(struct ioc *ioc)
1521 {
1522         int tcnfg;
1523         int agp_found = 0;
1524         struct pci_dev *device = NULL;
1525 #ifdef FULL_VALID_PDIR
1526         unsigned long index;
1527 #endif
1528
1529         /*
1530         ** Firmware programs the base and size of a "safe IOVA space"
1531         ** (one that doesn't overlap memory or LMMIO space) in the
1532         ** IBASE and IMASK registers.
1533         */
1534         ioc->ibase = READ_REG(ioc->ioc_hpa + IOC_IBASE) & ~0x1UL;
1535         ioc->imask = READ_REG(ioc->ioc_hpa + IOC_IMASK) | 0xFFFFFFFF00000000UL;
1536
1537         ioc->iov_size = ~ioc->imask + 1;
1538
1539         DBG_INIT("%s() hpa %p IOV base 0x%lx mask 0x%lx (%dMB)\n",
1540                 __FUNCTION__, ioc->ioc_hpa, ioc->ibase, ioc->imask,
1541                 ioc->iov_size >> 20);
1542
1543         switch (iovp_size) {
1544                 case  4*1024: tcnfg = 0; break;
1545                 case  8*1024: tcnfg = 1; break;
1546                 case 16*1024: tcnfg = 2; break;
1547                 case 64*1024: tcnfg = 3; break;
1548                 default:
1549                         panic(PFX "Unsupported IOTLB page size %ldK",
1550                                 iovp_size >> 10);
1551                         break;
1552         }
1553         WRITE_REG(tcnfg, ioc->ioc_hpa + IOC_TCNFG);
1554
1555         ioc->pdir_size = (ioc->iov_size / iovp_size) * PDIR_ENTRY_SIZE;
1556         ioc->pdir_base = (void *) __get_free_pages(GFP_KERNEL,
1557                                                    get_order(ioc->pdir_size));
1558         if (!ioc->pdir_base)
1559                 panic(PFX "Couldn't allocate I/O Page Table\n");
1560
1561         memset(ioc->pdir_base, 0, ioc->pdir_size);
1562
1563         DBG_INIT("%s() IOV page size %ldK pdir %p size %x\n", __FUNCTION__,
1564                 iovp_size >> 10, ioc->pdir_base, ioc->pdir_size);
1565
1566         ASSERT(ALIGN((unsigned long) ioc->pdir_base, 4*1024) == (unsigned long) ioc->pdir_base);
1567         WRITE_REG(virt_to_phys(ioc->pdir_base), ioc->ioc_hpa + IOC_PDIR_BASE);
1568
1569         /*
1570         ** If an AGP device is present, only use half of the IOV space
1571         ** for PCI DMA.  Unfortunately we can't know ahead of time
1572         ** whether GART support will actually be used, for now we
1573         ** can just key on an AGP device found in the system.
1574         ** We program the next pdir index after we stop w/ a key for
1575         ** the GART code to handshake on.
1576         */
1577         for_each_pci_dev(device)        
1578                 agp_found |= pci_find_capability(device, PCI_CAP_ID_AGP);
1579
1580         if (agp_found && reserve_sba_gart) {
1581                 printk(KERN_INFO PFX "reserving %dMb of IOVA space at 0x%lx for agpgart\n",
1582                       ioc->iov_size/2 >> 20, ioc->ibase + ioc->iov_size/2);
1583                 ioc->pdir_size /= 2;
1584                 ((u64 *)ioc->pdir_base)[PDIR_INDEX(ioc->iov_size/2)] = ZX1_SBA_IOMMU_COOKIE;
1585         }
1586 #ifdef FULL_VALID_PDIR
1587         /*
1588         ** Check to see if the spill page has been allocated, we don't need more than
1589         ** one across multiple SBAs.
1590         */
1591         if (!prefetch_spill_page) {
1592                 char *spill_poison = "SBAIOMMU POISON";
1593                 int poison_size = 16;
1594                 void *poison_addr, *addr;
1595
1596                 addr = (void *)__get_free_pages(GFP_KERNEL, get_order(iovp_size));
1597                 if (!addr)
1598                         panic(PFX "Couldn't allocate PDIR spill page\n");
1599
1600                 poison_addr = addr;
1601                 for ( ; (u64) poison_addr < addr + iovp_size; poison_addr += poison_size)
1602                         memcpy(poison_addr, spill_poison, poison_size);
1603
1604                 prefetch_spill_page = virt_to_phys(addr);
1605
1606                 DBG_INIT("%s() prefetch spill addr: 0x%lx\n", __FUNCTION__, prefetch_spill_page);
1607         }
1608         /*
1609         ** Set all the PDIR entries valid w/ the spill page as the target
1610         */
1611         for (index = 0 ; index < (ioc->pdir_size / PDIR_ENTRY_SIZE) ; index++)
1612                 ((u64 *)ioc->pdir_base)[index] = (0x80000000000000FF | prefetch_spill_page);
1613 #endif
1614
1615         /* Clear I/O TLB of any possible entries */
1616         WRITE_REG(ioc->ibase | (get_iovp_order(ioc->iov_size) + iovp_shift), ioc->ioc_hpa + IOC_PCOM);
1617         READ_REG(ioc->ioc_hpa + IOC_PCOM);
1618
1619         /* Enable IOVA translation */
1620         WRITE_REG(ioc->ibase | 1, ioc->ioc_hpa + IOC_IBASE);
1621         READ_REG(ioc->ioc_hpa + IOC_IBASE);
1622 }
1623
1624 static void __init
1625 ioc_resource_init(struct ioc *ioc)
1626 {
1627         spin_lock_init(&ioc->res_lock);
1628 #if DELAYED_RESOURCE_CNT > 0
1629         spin_lock_init(&ioc->saved_lock);
1630 #endif
1631
1632         /* resource map size dictated by pdir_size */
1633         ioc->res_size = ioc->pdir_size / PDIR_ENTRY_SIZE; /* entries */
1634         ioc->res_size >>= 3;  /* convert bit count to byte count */
1635         DBG_INIT("%s() res_size 0x%x\n", __FUNCTION__, ioc->res_size);
1636
1637         ioc->res_map = (char *) __get_free_pages(GFP_KERNEL,
1638                                                  get_order(ioc->res_size));
1639         if (!ioc->res_map)
1640                 panic(PFX "Couldn't allocate resource map\n");
1641
1642         memset(ioc->res_map, 0, ioc->res_size);
1643         /* next available IOVP - circular search */
1644         ioc->res_hint = (unsigned long *) ioc->res_map;
1645
1646 #ifdef ASSERT_PDIR_SANITY
1647         /* Mark first bit busy - ie no IOVA 0 */
1648         ioc->res_map[0] = 0x1;
1649         ioc->pdir_base[0] = 0x8000000000000000ULL | ZX1_SBA_IOMMU_COOKIE;
1650 #endif
1651 #ifdef FULL_VALID_PDIR
1652         /* Mark the last resource used so we don't prefetch beyond IOVA space */
1653         ioc->res_map[ioc->res_size - 1] |= 0x80UL; /* res_map is chars */
1654         ioc->pdir_base[(ioc->pdir_size / PDIR_ENTRY_SIZE) - 1] = (0x80000000000000FF
1655                                                               | prefetch_spill_page);
1656 #endif
1657
1658         DBG_INIT("%s() res_map %x %p\n", __FUNCTION__,
1659                  ioc->res_size, (void *) ioc->res_map);
1660 }
1661
1662 static void __init
1663 ioc_sac_init(struct ioc *ioc)
1664 {
1665         struct pci_dev *sac = NULL;
1666         struct pci_controller *controller = NULL;
1667
1668         /*
1669          * pci_alloc_coherent() must return a DMA address which is
1670          * SAC (single address cycle) addressable, so allocate a
1671          * pseudo-device to enforce that.
1672          */
1673         sac = kmalloc(sizeof(*sac), GFP_KERNEL);
1674         if (!sac)
1675                 panic(PFX "Couldn't allocate struct pci_dev");
1676         memset(sac, 0, sizeof(*sac));
1677
1678         controller = kmalloc(sizeof(*controller), GFP_KERNEL);
1679         if (!controller)
1680                 panic(PFX "Couldn't allocate struct pci_controller");
1681         memset(controller, 0, sizeof(*controller));
1682
1683         controller->iommu = ioc;
1684         sac->sysdata = controller;
1685         sac->dma_mask = 0xFFFFFFFFUL;
1686 #ifdef CONFIG_PCI
1687         sac->dev.bus = &pci_bus_type;
1688 #endif
1689         ioc->sac_only_dev = sac;
1690 }
1691
1692 static void __init
1693 ioc_zx1_init(struct ioc *ioc)
1694 {
1695         unsigned long rope_config;
1696         unsigned int i;
1697
1698         if (ioc->rev < 0x20)
1699                 panic(PFX "IOC 2.0 or later required for IOMMU support\n");
1700
1701         /* 38 bit memory controller + extra bit for range displaced by MMIO */
1702         ioc->dma_mask = (0x1UL << 39) - 1;
1703
1704         /*
1705         ** Clear ROPE(N)_CONFIG AO bit.
1706         ** Disables "NT Ordering" (~= !"Relaxed Ordering")
1707         ** Overrides bit 1 in DMA Hint Sets.
1708         ** Improves netperf UDP_STREAM by ~10% for tg3 on bcm5701.
1709         */
1710         for (i=0; i<(8*8); i+=8) {
1711                 rope_config = READ_REG(ioc->ioc_hpa + IOC_ROPE0_CFG + i);
1712                 rope_config &= ~IOC_ROPE_AO;
1713                 WRITE_REG(rope_config, ioc->ioc_hpa + IOC_ROPE0_CFG + i);
1714         }
1715 }
1716
1717 typedef void (initfunc)(struct ioc *);
1718
1719 struct ioc_iommu {
1720         u32 func_id;
1721         char *name;
1722         initfunc *init;
1723 };
1724
1725 static struct ioc_iommu ioc_iommu_info[] __initdata = {
1726         { ZX1_IOC_ID, "zx1", ioc_zx1_init },
1727         { ZX2_IOC_ID, "zx2", NULL },
1728         { SX1000_IOC_ID, "sx1000", NULL },
1729 };
1730
1731 static struct ioc * __init
1732 ioc_init(u64 hpa, void *handle)
1733 {
1734         struct ioc *ioc;
1735         struct ioc_iommu *info;
1736
1737         ioc = kmalloc(sizeof(*ioc), GFP_KERNEL);
1738         if (!ioc)
1739                 return NULL;
1740
1741         memset(ioc, 0, sizeof(*ioc));
1742
1743         ioc->next = ioc_list;
1744         ioc_list = ioc;
1745
1746         ioc->handle = handle;
1747         ioc->ioc_hpa = ioremap(hpa, 0x1000);
1748
1749         ioc->func_id = READ_REG(ioc->ioc_hpa + IOC_FUNC_ID);
1750         ioc->rev = READ_REG(ioc->ioc_hpa + IOC_FCLASS) & 0xFFUL;
1751         ioc->dma_mask = 0xFFFFFFFFFFFFFFFFUL;   /* conservative */
1752
1753         for (info = ioc_iommu_info; info < ioc_iommu_info + ARRAY_SIZE(ioc_iommu_info); info++) {
1754                 if (ioc->func_id == info->func_id) {
1755                         ioc->name = info->name;
1756                         if (info->init)
1757                                 (info->init)(ioc);
1758                 }
1759         }
1760
1761         iovp_size = (1 << iovp_shift);
1762         iovp_mask = ~(iovp_size - 1);
1763
1764         DBG_INIT("%s: PAGE_SIZE %ldK, iovp_size %ldK\n", __FUNCTION__,
1765                 PAGE_SIZE >> 10, iovp_size >> 10);
1766
1767         if (!ioc->name) {
1768                 ioc->name = kmalloc(24, GFP_KERNEL);
1769                 if (ioc->name)
1770                         sprintf((char *) ioc->name, "Unknown (%04x:%04x)",
1771                                 ioc->func_id & 0xFFFF, (ioc->func_id >> 16) & 0xFFFF);
1772                 else
1773                         ioc->name = "Unknown";
1774         }
1775
1776         ioc_iova_init(ioc);
1777         ioc_resource_init(ioc);
1778         ioc_sac_init(ioc);
1779
1780         if ((long) ~iovp_mask > (long) ia64_max_iommu_merge_mask)
1781                 ia64_max_iommu_merge_mask = ~iovp_mask;
1782
1783         printk(KERN_INFO PFX
1784                 "%s %d.%d HPA 0x%lx IOVA space %dMb at 0x%lx\n",
1785                 ioc->name, (ioc->rev >> 4) & 0xF, ioc->rev & 0xF,
1786                 hpa, ioc->iov_size >> 20, ioc->ibase);
1787
1788         return ioc;
1789 }
1790
1791
1792
1793 /**************************************************************************
1794 **
1795 **   SBA initialization code (HW and SW)
1796 **
1797 **   o identify SBA chip itself
1798 **   o FIXME: initialize DMA hints for reasonable defaults
1799 **
1800 **************************************************************************/
1801
1802 #ifdef CONFIG_PROC_FS
1803 static void *
1804 ioc_start(struct seq_file *s, loff_t *pos)
1805 {
1806         struct ioc *ioc;
1807         loff_t n = *pos;
1808
1809         for (ioc = ioc_list; ioc; ioc = ioc->next)
1810                 if (!n--)
1811                         return ioc;
1812
1813         return NULL;
1814 }
1815
1816 static void *
1817 ioc_next(struct seq_file *s, void *v, loff_t *pos)
1818 {
1819         struct ioc *ioc = v;
1820
1821         ++*pos;
1822         return ioc->next;
1823 }
1824
1825 static void
1826 ioc_stop(struct seq_file *s, void *v)
1827 {
1828 }
1829
1830 static int
1831 ioc_show(struct seq_file *s, void *v)
1832 {
1833         struct ioc *ioc = v;
1834         unsigned long *res_ptr = (unsigned long *)ioc->res_map;
1835         int i, used = 0;
1836
1837         seq_printf(s, "Hewlett Packard %s IOC rev %d.%d\n",
1838                 ioc->name, ((ioc->rev >> 4) & 0xF), (ioc->rev & 0xF));
1839 #ifdef CONFIG_NUMA
1840         if (ioc->node != MAX_NUMNODES)
1841                 seq_printf(s, "NUMA node       : %d\n", ioc->node);
1842 #endif
1843         seq_printf(s, "IOVA size       : %ld MB\n", ((ioc->pdir_size >> 3) * iovp_size)/(1024*1024));
1844         seq_printf(s, "IOVA page size  : %ld kb\n", iovp_size/1024);
1845
1846         for (i = 0; i < (ioc->res_size / sizeof(unsigned long)); ++i, ++res_ptr)
1847                 used += hweight64(*res_ptr);
1848
1849         seq_printf(s, "PDIR size       : %d entries\n", ioc->pdir_size >> 3);
1850         seq_printf(s, "PDIR used       : %d entries\n", used);
1851
1852 #ifdef PDIR_SEARCH_TIMING
1853         {
1854                 unsigned long i = 0, avg = 0, min, max;
1855                 min = max = ioc->avg_search[0];
1856                 for (i = 0; i < SBA_SEARCH_SAMPLE; i++) {
1857                         avg += ioc->avg_search[i];
1858                         if (ioc->avg_search[i] > max) max = ioc->avg_search[i];
1859                         if (ioc->avg_search[i] < min) min = ioc->avg_search[i];
1860                 }
1861                 avg /= SBA_SEARCH_SAMPLE;
1862                 seq_printf(s, "Bitmap search   : %ld/%ld/%ld (min/avg/max CPU Cycles/IOVA page)\n",
1863                            min, avg, max);
1864         }
1865 #endif
1866 #ifndef ALLOW_IOV_BYPASS
1867          seq_printf(s, "IOVA bypass disabled\n");
1868 #endif
1869         return 0;
1870 }
1871
1872 static struct seq_operations ioc_seq_ops = {
1873         .start = ioc_start,
1874         .next  = ioc_next,
1875         .stop  = ioc_stop,
1876         .show  = ioc_show
1877 };
1878
1879 static int
1880 ioc_open(struct inode *inode, struct file *file)
1881 {
1882         return seq_open(file, &ioc_seq_ops);
1883 }
1884
1885 static struct file_operations ioc_fops = {
1886         .open    = ioc_open,
1887         .read    = seq_read,
1888         .llseek  = seq_lseek,
1889         .release = seq_release
1890 };
1891
1892 static void __init
1893 ioc_proc_init(void)
1894 {
1895         struct proc_dir_entry *dir, *entry;
1896
1897         dir = proc_mkdir("bus/mckinley", NULL);
1898         if (!dir)
1899                 return;
1900
1901         entry = create_proc_entry(ioc_list->name, 0, dir);
1902         if (entry)
1903                 entry->proc_fops = &ioc_fops;
1904 }
1905 #endif
1906
1907 static void
1908 sba_connect_bus(struct pci_bus *bus)
1909 {
1910         acpi_handle handle, parent;
1911         acpi_status status;
1912         struct ioc *ioc;
1913
1914         if (!PCI_CONTROLLER(bus))
1915                 panic(PFX "no sysdata on bus %d!\n", bus->number);
1916
1917         if (PCI_CONTROLLER(bus)->iommu)
1918                 return;
1919
1920         handle = PCI_CONTROLLER(bus)->acpi_handle;
1921         if (!handle)
1922                 return;
1923
1924         /*
1925          * The IOC scope encloses PCI root bridges in the ACPI
1926          * namespace, so work our way out until we find an IOC we
1927          * claimed previously.
1928          */
1929         do {
1930                 for (ioc = ioc_list; ioc; ioc = ioc->next)
1931                         if (ioc->handle == handle) {
1932                                 PCI_CONTROLLER(bus)->iommu = ioc;
1933                                 return;
1934                         }
1935
1936                 status = acpi_get_parent(handle, &parent);
1937                 handle = parent;
1938         } while (ACPI_SUCCESS(status));
1939
1940         printk(KERN_WARNING "No IOC for PCI Bus %04x:%02x in ACPI\n", pci_domain_nr(bus), bus->number);
1941 }
1942
1943 #ifdef CONFIG_NUMA
1944 static void __init
1945 sba_map_ioc_to_node(struct ioc *ioc, acpi_handle handle)
1946 {
1947         unsigned int node;
1948         int pxm;
1949
1950         ioc->node = MAX_NUMNODES;
1951
1952         pxm = acpi_get_pxm(handle);
1953
1954         if (pxm < 0)
1955                 return;
1956
1957         node = pxm_to_nid_map[pxm];
1958
1959         if (node >= MAX_NUMNODES || !node_online(node))
1960                 return;
1961
1962         ioc->node = node;
1963         return;
1964 }
1965 #else
1966 #define sba_map_ioc_to_node(ioc, handle)
1967 #endif
1968
1969 static int __init
1970 acpi_sba_ioc_add(struct acpi_device *device)
1971 {
1972         struct ioc *ioc;
1973         acpi_status status;
1974         u64 hpa, length;
1975         struct acpi_buffer buffer;
1976         struct acpi_device_info *dev_info;
1977
1978         status = hp_acpi_csr_space(device->handle, &hpa, &length);
1979         if (ACPI_FAILURE(status))
1980                 return 1;
1981
1982         buffer.length = ACPI_ALLOCATE_LOCAL_BUFFER;
1983         status = acpi_get_object_info(device->handle, &buffer);
1984         if (ACPI_FAILURE(status))
1985                 return 1;
1986         dev_info = buffer.pointer;
1987
1988         /*
1989          * For HWP0001, only SBA appears in ACPI namespace.  It encloses the PCI
1990          * root bridges, and its CSR space includes the IOC function.
1991          */
1992         if (strncmp("HWP0001", dev_info->hardware_id.value, 7) == 0) {
1993                 hpa += ZX1_IOC_OFFSET;
1994                 /* zx1 based systems default to kernel page size iommu pages */
1995                 if (!iovp_shift)
1996                         iovp_shift = min(PAGE_SHIFT, 16);
1997         }
1998         ACPI_MEM_FREE(dev_info);
1999
2000         /*
2001          * default anything not caught above or specified on cmdline to 4k
2002          * iommu page size
2003          */
2004         if (!iovp_shift)
2005                 iovp_shift = 12;
2006
2007         ioc = ioc_init(hpa, device->handle);
2008         if (!ioc)
2009                 return 1;
2010
2011         /* setup NUMA node association */
2012         sba_map_ioc_to_node(ioc, device->handle);
2013         return 0;
2014 }
2015
2016 static struct acpi_driver acpi_sba_ioc_driver = {
2017         .name           = "IOC IOMMU Driver",
2018         .ids            = "HWP0001,HWP0004",
2019         .ops            = {
2020                 .add    = acpi_sba_ioc_add,
2021         },
2022 };
2023
2024 static int __init
2025 sba_init(void)
2026 {
2027         acpi_bus_register_driver(&acpi_sba_ioc_driver);
2028         if (!ioc_list)
2029                 return 0;
2030
2031 #ifdef CONFIG_PCI
2032         {
2033                 struct pci_bus *b = NULL;
2034                 while ((b = pci_find_next_bus(b)) != NULL)
2035                         sba_connect_bus(b);
2036         }
2037 #endif
2038
2039 #ifdef CONFIG_PROC_FS
2040         ioc_proc_init();
2041 #endif
2042         return 0;
2043 }
2044
2045 subsys_initcall(sba_init); /* must be initialized after ACPI etc., but before any drivers... */
2046
2047 extern void dig_setup(char**);
2048 /*
2049  * MAX_DMA_ADDRESS needs to be setup prior to paging_init to do any good,
2050  * so we use the platform_setup hook to fix it up.
2051  */
2052 void __init
2053 sba_setup(char **cmdline_p)
2054 {
2055         MAX_DMA_ADDRESS = ~0UL;
2056         dig_setup(cmdline_p);
2057 }
2058
2059 static int __init
2060 nosbagart(char *str)
2061 {
2062         reserve_sba_gart = 0;
2063         return 1;
2064 }
2065
2066 int
2067 sba_dma_supported (struct device *dev, u64 mask)
2068 {
2069         /* make sure it's at least 32bit capable */
2070         return ((mask & 0xFFFFFFFFUL) == 0xFFFFFFFFUL);
2071 }
2072
2073 int
2074 sba_dma_mapping_error (dma_addr_t dma_addr)
2075 {
2076         return 0;
2077 }
2078
2079 __setup("nosbagart", nosbagart);
2080
2081 static int __init
2082 sba_page_override(char *str)
2083 {
2084         unsigned long page_size;
2085
2086         page_size = memparse(str, &str);
2087         switch (page_size) {
2088                 case 4096:
2089                 case 8192:
2090                 case 16384:
2091                 case 65536:
2092                         iovp_shift = ffs(page_size) - 1;
2093                         break;
2094                 default:
2095                         printk("%s: unknown/unsupported iommu page size %ld\n",
2096                                __FUNCTION__, page_size);
2097         }
2098
2099         return 1;
2100 }
2101
2102 __setup("sbapagesize=",sba_page_override);
2103
2104 EXPORT_SYMBOL(sba_dma_mapping_error);
2105 EXPORT_SYMBOL(sba_map_single);
2106 EXPORT_SYMBOL(sba_unmap_single);
2107 EXPORT_SYMBOL(sba_map_sg);
2108 EXPORT_SYMBOL(sba_unmap_sg);
2109 EXPORT_SYMBOL(sba_dma_supported);
2110 EXPORT_SYMBOL(sba_alloc_coherent);
2111 EXPORT_SYMBOL(sba_free_coherent);