[PATCH] i386: encapsulate copying of pgd entries
[linux-2.6.git] / arch / i386 / kernel / smpboot.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
6  *
7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
8  *      whom a great many thanks are extended.
9  *
10  *      Thanks to Intel for making available several different Pentium,
11  *      Pentium Pro and Pentium-II/Xeon MP machines.
12  *      Original development of Linux SMP code supported by Caldera.
13  *
14  *      This code is released under the GNU General Public License version 2 or
15  *      later.
16  *
17  *      Fixes
18  *              Felix Koop      :       NR_CPUS used properly
19  *              Jose Renau      :       Handle single CPU case.
20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
21  *              Greg Wright     :       Fix for kernel stacks panic.
22  *              Erich Boleyn    :       MP v1.4 and additional changes.
23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
25  *      Michael Chastain        :       Change trampoline.S to gnu as.
26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
27  *              Ingo Molnar     :       Added APIC timers, based on code
28  *                                      from Jose Renau
29  *              Ingo Molnar     :       various cleanups and rewrites
30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
32  *              Martin J. Bligh :       Added support for multi-quad systems
33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
35
36 #include <linux/module.h>
37 #include <linux/config.h>
38 #include <linux/init.h>
39 #include <linux/kernel.h>
40
41 #include <linux/mm.h>
42 #include <linux/sched.h>
43 #include <linux/kernel_stat.h>
44 #include <linux/smp_lock.h>
45 #include <linux/irq.h>
46 #include <linux/bootmem.h>
47 #include <linux/notifier.h>
48 #include <linux/cpu.h>
49 #include <linux/percpu.h>
50
51 #include <linux/delay.h>
52 #include <linux/mc146818rtc.h>
53 #include <asm/tlbflush.h>
54 #include <asm/desc.h>
55 #include <asm/arch_hooks.h>
56
57 #include <mach_apic.h>
58 #include <mach_wakecpu.h>
59 #include <smpboot_hooks.h>
60
61 /* Set if we find a B stepping CPU */
62 static int __devinitdata smp_b_stepping;
63
64 /* Number of siblings per CPU package */
65 int smp_num_siblings = 1;
66 #ifdef CONFIG_X86_HT
67 EXPORT_SYMBOL(smp_num_siblings);
68 #endif
69
70 /* Package ID of each logical CPU */
71 int phys_proc_id[NR_CPUS] __read_mostly = {[0 ... NR_CPUS-1] = BAD_APICID};
72 EXPORT_SYMBOL(phys_proc_id);
73
74 /* Core ID of each logical CPU */
75 int cpu_core_id[NR_CPUS] __read_mostly = {[0 ... NR_CPUS-1] = BAD_APICID};
76 EXPORT_SYMBOL(cpu_core_id);
77
78 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
79 EXPORT_SYMBOL(cpu_sibling_map);
80
81 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
82 EXPORT_SYMBOL(cpu_core_map);
83
84 /* bitmap of online cpus */
85 cpumask_t cpu_online_map __read_mostly;
86 EXPORT_SYMBOL(cpu_online_map);
87
88 cpumask_t cpu_callin_map;
89 cpumask_t cpu_callout_map;
90 EXPORT_SYMBOL(cpu_callout_map);
91 static cpumask_t smp_commenced_mask;
92
93 /* TSC's upper 32 bits can't be written in eariler CPU (before prescott), there
94  * is no way to resync one AP against BP. TBD: for prescott and above, we
95  * should use IA64's algorithm
96  */
97 static int __devinitdata tsc_sync_disabled;
98
99 /* Per CPU bogomips and other parameters */
100 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
101 EXPORT_SYMBOL(cpu_data);
102
103 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
104                         { [0 ... NR_CPUS-1] = 0xff };
105 EXPORT_SYMBOL(x86_cpu_to_apicid);
106
107 /*
108  * Trampoline 80x86 program as an array.
109  */
110
111 extern unsigned char trampoline_data [];
112 extern unsigned char trampoline_end  [];
113 static unsigned char *trampoline_base;
114 static int trampoline_exec;
115
116 static void map_cpu_to_logical_apicid(void);
117
118 /* State of each CPU. */
119 DEFINE_PER_CPU(int, cpu_state) = { 0 };
120
121 /*
122  * Currently trivial. Write the real->protected mode
123  * bootstrap into the page concerned. The caller
124  * has made sure it's suitably aligned.
125  */
126
127 static unsigned long __devinit setup_trampoline(void)
128 {
129         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
130         return virt_to_phys(trampoline_base);
131 }
132
133 /*
134  * We are called very early to get the low memory for the
135  * SMP bootup trampoline page.
136  */
137 void __init smp_alloc_memory(void)
138 {
139         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
140         /*
141          * Has to be in very low memory so we can execute
142          * real-mode AP code.
143          */
144         if (__pa(trampoline_base) >= 0x9F000)
145                 BUG();
146         /*
147          * Make the SMP trampoline executable:
148          */
149         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
150 }
151
152 /*
153  * The bootstrap kernel entry code has set these up. Save them for
154  * a given CPU
155  */
156
157 static void __devinit smp_store_cpu_info(int id)
158 {
159         struct cpuinfo_x86 *c = cpu_data + id;
160
161         *c = boot_cpu_data;
162         if (id!=0)
163                 identify_cpu(c);
164         /*
165          * Mask B, Pentium, but not Pentium MMX
166          */
167         if (c->x86_vendor == X86_VENDOR_INTEL &&
168             c->x86 == 5 &&
169             c->x86_mask >= 1 && c->x86_mask <= 4 &&
170             c->x86_model <= 3)
171                 /*
172                  * Remember we have B step Pentia with bugs
173                  */
174                 smp_b_stepping = 1;
175
176         /*
177          * Certain Athlons might work (for various values of 'work') in SMP
178          * but they are not certified as MP capable.
179          */
180         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
181
182                 /* Athlon 660/661 is valid. */  
183                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
184                         goto valid_k7;
185
186                 /* Duron 670 is valid */
187                 if ((c->x86_model==7) && (c->x86_mask==0))
188                         goto valid_k7;
189
190                 /*
191                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
192                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
193                  * have the MP bit set.
194                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
195                  */
196                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
197                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
198                      (c->x86_model> 7))
199                         if (cpu_has_mp)
200                                 goto valid_k7;
201
202                 /* If we get here, it's not a certified SMP capable AMD system. */
203                 tainted |= TAINT_UNSAFE_SMP;
204         }
205
206 valid_k7:
207         ;
208 }
209
210 /*
211  * TSC synchronization.
212  *
213  * We first check whether all CPUs have their TSC's synchronized,
214  * then we print a warning if not, and always resync.
215  */
216
217 static atomic_t tsc_start_flag = ATOMIC_INIT(0);
218 static atomic_t tsc_count_start = ATOMIC_INIT(0);
219 static atomic_t tsc_count_stop = ATOMIC_INIT(0);
220 static unsigned long long tsc_values[NR_CPUS];
221
222 #define NR_LOOPS 5
223
224 static void __init synchronize_tsc_bp (void)
225 {
226         int i;
227         unsigned long long t0;
228         unsigned long long sum, avg;
229         long long delta;
230         unsigned int one_usec;
231         int buggy = 0;
232
233         printk(KERN_INFO "checking TSC synchronization across %u CPUs: ", num_booting_cpus());
234
235         /* convert from kcyc/sec to cyc/usec */
236         one_usec = cpu_khz / 1000;
237
238         atomic_set(&tsc_start_flag, 1);
239         wmb();
240
241         /*
242          * We loop a few times to get a primed instruction cache,
243          * then the last pass is more or less synchronized and
244          * the BP and APs set their cycle counters to zero all at
245          * once. This reduces the chance of having random offsets
246          * between the processors, and guarantees that the maximum
247          * delay between the cycle counters is never bigger than
248          * the latency of information-passing (cachelines) between
249          * two CPUs.
250          */
251         for (i = 0; i < NR_LOOPS; i++) {
252                 /*
253                  * all APs synchronize but they loop on '== num_cpus'
254                  */
255                 while (atomic_read(&tsc_count_start) != num_booting_cpus()-1)
256                         mb();
257                 atomic_set(&tsc_count_stop, 0);
258                 wmb();
259                 /*
260                  * this lets the APs save their current TSC:
261                  */
262                 atomic_inc(&tsc_count_start);
263
264                 rdtscll(tsc_values[smp_processor_id()]);
265                 /*
266                  * We clear the TSC in the last loop:
267                  */
268                 if (i == NR_LOOPS-1)
269                         write_tsc(0, 0);
270
271                 /*
272                  * Wait for all APs to leave the synchronization point:
273                  */
274                 while (atomic_read(&tsc_count_stop) != num_booting_cpus()-1)
275                         mb();
276                 atomic_set(&tsc_count_start, 0);
277                 wmb();
278                 atomic_inc(&tsc_count_stop);
279         }
280
281         sum = 0;
282         for (i = 0; i < NR_CPUS; i++) {
283                 if (cpu_isset(i, cpu_callout_map)) {
284                         t0 = tsc_values[i];
285                         sum += t0;
286                 }
287         }
288         avg = sum;
289         do_div(avg, num_booting_cpus());
290
291         sum = 0;
292         for (i = 0; i < NR_CPUS; i++) {
293                 if (!cpu_isset(i, cpu_callout_map))
294                         continue;
295                 delta = tsc_values[i] - avg;
296                 if (delta < 0)
297                         delta = -delta;
298                 /*
299                  * We report bigger than 2 microseconds clock differences.
300                  */
301                 if (delta > 2*one_usec) {
302                         long realdelta;
303                         if (!buggy) {
304                                 buggy = 1;
305                                 printk("\n");
306                         }
307                         realdelta = delta;
308                         do_div(realdelta, one_usec);
309                         if (tsc_values[i] < avg)
310                                 realdelta = -realdelta;
311
312                         printk(KERN_INFO "CPU#%d had %ld usecs TSC skew, fixed it up.\n", i, realdelta);
313                 }
314
315                 sum += delta;
316         }
317         if (!buggy)
318                 printk("passed.\n");
319 }
320
321 static void __init synchronize_tsc_ap (void)
322 {
323         int i;
324
325         /*
326          * Not every cpu is online at the time
327          * this gets called, so we first wait for the BP to
328          * finish SMP initialization:
329          */
330         while (!atomic_read(&tsc_start_flag)) mb();
331
332         for (i = 0; i < NR_LOOPS; i++) {
333                 atomic_inc(&tsc_count_start);
334                 while (atomic_read(&tsc_count_start) != num_booting_cpus())
335                         mb();
336
337                 rdtscll(tsc_values[smp_processor_id()]);
338                 if (i == NR_LOOPS-1)
339                         write_tsc(0, 0);
340
341                 atomic_inc(&tsc_count_stop);
342                 while (atomic_read(&tsc_count_stop) != num_booting_cpus()) mb();
343         }
344 }
345 #undef NR_LOOPS
346
347 extern void calibrate_delay(void);
348
349 static atomic_t init_deasserted;
350
351 static void __devinit smp_callin(void)
352 {
353         int cpuid, phys_id;
354         unsigned long timeout;
355
356         /*
357          * If waken up by an INIT in an 82489DX configuration
358          * we may get here before an INIT-deassert IPI reaches
359          * our local APIC.  We have to wait for the IPI or we'll
360          * lock up on an APIC access.
361          */
362         wait_for_init_deassert(&init_deasserted);
363
364         /*
365          * (This works even if the APIC is not enabled.)
366          */
367         phys_id = GET_APIC_ID(apic_read(APIC_ID));
368         cpuid = smp_processor_id();
369         if (cpu_isset(cpuid, cpu_callin_map)) {
370                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
371                                         phys_id, cpuid);
372                 BUG();
373         }
374         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
375
376         /*
377          * STARTUP IPIs are fragile beasts as they might sometimes
378          * trigger some glue motherboard logic. Complete APIC bus
379          * silence for 1 second, this overestimates the time the
380          * boot CPU is spending to send the up to 2 STARTUP IPIs
381          * by a factor of two. This should be enough.
382          */
383
384         /*
385          * Waiting 2s total for startup (udelay is not yet working)
386          */
387         timeout = jiffies + 2*HZ;
388         while (time_before(jiffies, timeout)) {
389                 /*
390                  * Has the boot CPU finished it's STARTUP sequence?
391                  */
392                 if (cpu_isset(cpuid, cpu_callout_map))
393                         break;
394                 rep_nop();
395         }
396
397         if (!time_before(jiffies, timeout)) {
398                 printk("BUG: CPU%d started up but did not get a callout!\n",
399                         cpuid);
400                 BUG();
401         }
402
403         /*
404          * the boot CPU has finished the init stage and is spinning
405          * on callin_map until we finish. We are free to set up this
406          * CPU, first the APIC. (this is probably redundant on most
407          * boards)
408          */
409
410         Dprintk("CALLIN, before setup_local_APIC().\n");
411         smp_callin_clear_local_apic();
412         setup_local_APIC();
413         map_cpu_to_logical_apicid();
414
415         /*
416          * Get our bogomips.
417          */
418         calibrate_delay();
419         Dprintk("Stack at about %p\n",&cpuid);
420
421         /*
422          * Save our processor parameters
423          */
424         smp_store_cpu_info(cpuid);
425
426         disable_APIC_timer();
427
428         /*
429          * Allow the master to continue.
430          */
431         cpu_set(cpuid, cpu_callin_map);
432
433         /*
434          *      Synchronize the TSC with the BP
435          */
436         if (cpu_has_tsc && cpu_khz && !tsc_sync_disabled)
437                 synchronize_tsc_ap();
438 }
439
440 static int cpucount;
441
442 static inline void
443 set_cpu_sibling_map(int cpu)
444 {
445         int i;
446
447         if (smp_num_siblings > 1) {
448                 for (i = 0; i < NR_CPUS; i++) {
449                         if (!cpu_isset(i, cpu_callout_map))
450                                 continue;
451                         if (cpu_core_id[cpu] == cpu_core_id[i]) {
452                                 cpu_set(i, cpu_sibling_map[cpu]);
453                                 cpu_set(cpu, cpu_sibling_map[i]);
454                         }
455                 }
456         } else {
457                 cpu_set(cpu, cpu_sibling_map[cpu]);
458         }
459
460         if (current_cpu_data.x86_num_cores > 1) {
461                 for (i = 0; i < NR_CPUS; i++) {
462                         if (!cpu_isset(i, cpu_callout_map))
463                                 continue;
464                         if (phys_proc_id[cpu] == phys_proc_id[i]) {
465                                 cpu_set(i, cpu_core_map[cpu]);
466                                 cpu_set(cpu, cpu_core_map[i]);
467                         }
468                 }
469         } else {
470                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
471         }
472 }
473
474 /*
475  * Activate a secondary processor.
476  */
477 static void __devinit start_secondary(void *unused)
478 {
479         /*
480          * Dont put anything before smp_callin(), SMP
481          * booting is too fragile that we want to limit the
482          * things done here to the most necessary things.
483          */
484         cpu_init();
485         smp_callin();
486         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
487                 rep_nop();
488         setup_secondary_APIC_clock();
489         if (nmi_watchdog == NMI_IO_APIC) {
490                 disable_8259A_irq(0);
491                 enable_NMI_through_LVT0(NULL);
492                 enable_8259A_irq(0);
493         }
494         enable_APIC_timer();
495         /*
496          * low-memory mappings have been cleared, flush them from
497          * the local TLBs too.
498          */
499         local_flush_tlb();
500
501         /* This must be done before setting cpu_online_map */
502         set_cpu_sibling_map(raw_smp_processor_id());
503         wmb();
504
505         /*
506          * We need to hold call_lock, so there is no inconsistency
507          * between the time smp_call_function() determines number of
508          * IPI receipients, and the time when the determination is made
509          * for which cpus receive the IPI. Holding this
510          * lock helps us to not include this cpu in a currently in progress
511          * smp_call_function().
512          */
513         lock_ipi_call_lock();
514         cpu_set(smp_processor_id(), cpu_online_map);
515         unlock_ipi_call_lock();
516         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
517
518         /* We can take interrupts now: we're officially "up". */
519         local_irq_enable();
520
521         wmb();
522         cpu_idle();
523 }
524
525 /*
526  * Everything has been set up for the secondary
527  * CPUs - they just need to reload everything
528  * from the task structure
529  * This function must not return.
530  */
531 void __devinit initialize_secondary(void)
532 {
533         /*
534          * We don't actually need to load the full TSS,
535          * basically just the stack pointer and the eip.
536          */
537
538         asm volatile(
539                 "movl %0,%%esp\n\t"
540                 "jmp *%1"
541                 :
542                 :"r" (current->thread.esp),"r" (current->thread.eip));
543 }
544
545 extern struct {
546         void * esp;
547         unsigned short ss;
548 } stack_start;
549
550 #ifdef CONFIG_NUMA
551
552 /* which logical CPUs are on which nodes */
553 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
554                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
555 /* which node each logical CPU is on */
556 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
557 EXPORT_SYMBOL(cpu_2_node);
558
559 /* set up a mapping between cpu and node. */
560 static inline void map_cpu_to_node(int cpu, int node)
561 {
562         printk("Mapping cpu %d to node %d\n", cpu, node);
563         cpu_set(cpu, node_2_cpu_mask[node]);
564         cpu_2_node[cpu] = node;
565 }
566
567 /* undo a mapping between cpu and node. */
568 static inline void unmap_cpu_to_node(int cpu)
569 {
570         int node;
571
572         printk("Unmapping cpu %d from all nodes\n", cpu);
573         for (node = 0; node < MAX_NUMNODES; node ++)
574                 cpu_clear(cpu, node_2_cpu_mask[node]);
575         cpu_2_node[cpu] = 0;
576 }
577 #else /* !CONFIG_NUMA */
578
579 #define map_cpu_to_node(cpu, node)      ({})
580 #define unmap_cpu_to_node(cpu)  ({})
581
582 #endif /* CONFIG_NUMA */
583
584 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
585
586 static void map_cpu_to_logical_apicid(void)
587 {
588         int cpu = smp_processor_id();
589         int apicid = logical_smp_processor_id();
590
591         cpu_2_logical_apicid[cpu] = apicid;
592         map_cpu_to_node(cpu, apicid_to_node(apicid));
593 }
594
595 static void unmap_cpu_to_logical_apicid(int cpu)
596 {
597         cpu_2_logical_apicid[cpu] = BAD_APICID;
598         unmap_cpu_to_node(cpu);
599 }
600
601 #if APIC_DEBUG
602 static inline void __inquire_remote_apic(int apicid)
603 {
604         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
605         char *names[] = { "ID", "VERSION", "SPIV" };
606         int timeout, status;
607
608         printk("Inquiring remote APIC #%d...\n", apicid);
609
610         for (i = 0; i < sizeof(regs) / sizeof(*regs); i++) {
611                 printk("... APIC #%d %s: ", apicid, names[i]);
612
613                 /*
614                  * Wait for idle.
615                  */
616                 apic_wait_icr_idle();
617
618                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
619                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
620
621                 timeout = 0;
622                 do {
623                         udelay(100);
624                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
625                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
626
627                 switch (status) {
628                 case APIC_ICR_RR_VALID:
629                         status = apic_read(APIC_RRR);
630                         printk("%08x\n", status);
631                         break;
632                 default:
633                         printk("failed\n");
634                 }
635         }
636 }
637 #endif
638
639 #ifdef WAKE_SECONDARY_VIA_NMI
640 /* 
641  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
642  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
643  * won't ... remember to clear down the APIC, etc later.
644  */
645 static int __devinit
646 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
647 {
648         unsigned long send_status = 0, accept_status = 0;
649         int timeout, maxlvt;
650
651         /* Target chip */
652         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
653
654         /* Boot on the stack */
655         /* Kick the second */
656         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
657
658         Dprintk("Waiting for send to finish...\n");
659         timeout = 0;
660         do {
661                 Dprintk("+");
662                 udelay(100);
663                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
664         } while (send_status && (timeout++ < 1000));
665
666         /*
667          * Give the other CPU some time to accept the IPI.
668          */
669         udelay(200);
670         /*
671          * Due to the Pentium erratum 3AP.
672          */
673         maxlvt = get_maxlvt();
674         if (maxlvt > 3) {
675                 apic_read_around(APIC_SPIV);
676                 apic_write(APIC_ESR, 0);
677         }
678         accept_status = (apic_read(APIC_ESR) & 0xEF);
679         Dprintk("NMI sent.\n");
680
681         if (send_status)
682                 printk("APIC never delivered???\n");
683         if (accept_status)
684                 printk("APIC delivery error (%lx).\n", accept_status);
685
686         return (send_status | accept_status);
687 }
688 #endif  /* WAKE_SECONDARY_VIA_NMI */
689
690 #ifdef WAKE_SECONDARY_VIA_INIT
691 static int __devinit
692 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
693 {
694         unsigned long send_status = 0, accept_status = 0;
695         int maxlvt, timeout, num_starts, j;
696
697         /*
698          * Be paranoid about clearing APIC errors.
699          */
700         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
701                 apic_read_around(APIC_SPIV);
702                 apic_write(APIC_ESR, 0);
703                 apic_read(APIC_ESR);
704         }
705
706         Dprintk("Asserting INIT.\n");
707
708         /*
709          * Turn INIT on target chip
710          */
711         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
712
713         /*
714          * Send IPI
715          */
716         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
717                                 | APIC_DM_INIT);
718
719         Dprintk("Waiting for send to finish...\n");
720         timeout = 0;
721         do {
722                 Dprintk("+");
723                 udelay(100);
724                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
725         } while (send_status && (timeout++ < 1000));
726
727         mdelay(10);
728
729         Dprintk("Deasserting INIT.\n");
730
731         /* Target chip */
732         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
733
734         /* Send IPI */
735         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
736
737         Dprintk("Waiting for send to finish...\n");
738         timeout = 0;
739         do {
740                 Dprintk("+");
741                 udelay(100);
742                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
743         } while (send_status && (timeout++ < 1000));
744
745         atomic_set(&init_deasserted, 1);
746
747         /*
748          * Should we send STARTUP IPIs ?
749          *
750          * Determine this based on the APIC version.
751          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
752          */
753         if (APIC_INTEGRATED(apic_version[phys_apicid]))
754                 num_starts = 2;
755         else
756                 num_starts = 0;
757
758         /*
759          * Run STARTUP IPI loop.
760          */
761         Dprintk("#startup loops: %d.\n", num_starts);
762
763         maxlvt = get_maxlvt();
764
765         for (j = 1; j <= num_starts; j++) {
766                 Dprintk("Sending STARTUP #%d.\n",j);
767                 apic_read_around(APIC_SPIV);
768                 apic_write(APIC_ESR, 0);
769                 apic_read(APIC_ESR);
770                 Dprintk("After apic_write.\n");
771
772                 /*
773                  * STARTUP IPI
774                  */
775
776                 /* Target chip */
777                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
778
779                 /* Boot on the stack */
780                 /* Kick the second */
781                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
782                                         | (start_eip >> 12));
783
784                 /*
785                  * Give the other CPU some time to accept the IPI.
786                  */
787                 udelay(300);
788
789                 Dprintk("Startup point 1.\n");
790
791                 Dprintk("Waiting for send to finish...\n");
792                 timeout = 0;
793                 do {
794                         Dprintk("+");
795                         udelay(100);
796                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
797                 } while (send_status && (timeout++ < 1000));
798
799                 /*
800                  * Give the other CPU some time to accept the IPI.
801                  */
802                 udelay(200);
803                 /*
804                  * Due to the Pentium erratum 3AP.
805                  */
806                 if (maxlvt > 3) {
807                         apic_read_around(APIC_SPIV);
808                         apic_write(APIC_ESR, 0);
809                 }
810                 accept_status = (apic_read(APIC_ESR) & 0xEF);
811                 if (send_status || accept_status)
812                         break;
813         }
814         Dprintk("After Startup.\n");
815
816         if (send_status)
817                 printk("APIC never delivered???\n");
818         if (accept_status)
819                 printk("APIC delivery error (%lx).\n", accept_status);
820
821         return (send_status | accept_status);
822 }
823 #endif  /* WAKE_SECONDARY_VIA_INIT */
824
825 extern cpumask_t cpu_initialized;
826 static inline int alloc_cpu_id(void)
827 {
828         cpumask_t       tmp_map;
829         int cpu;
830         cpus_complement(tmp_map, cpu_present_map);
831         cpu = first_cpu(tmp_map);
832         if (cpu >= NR_CPUS)
833                 return -ENODEV;
834         return cpu;
835 }
836
837 #ifdef CONFIG_HOTPLUG_CPU
838 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
839 static inline struct task_struct * alloc_idle_task(int cpu)
840 {
841         struct task_struct *idle;
842
843         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
844                 /* initialize thread_struct.  we really want to avoid destroy
845                  * idle tread
846                  */
847                 idle->thread.esp = (unsigned long)(((struct pt_regs *)
848                         (THREAD_SIZE + (unsigned long) idle->thread_info)) - 1);
849                 init_idle(idle, cpu);
850                 return idle;
851         }
852         idle = fork_idle(cpu);
853
854         if (!IS_ERR(idle))
855                 cpu_idle_tasks[cpu] = idle;
856         return idle;
857 }
858 #else
859 #define alloc_idle_task(cpu) fork_idle(cpu)
860 #endif
861
862 static int __devinit do_boot_cpu(int apicid, int cpu)
863 /*
864  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
865  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
866  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
867  */
868 {
869         struct task_struct *idle;
870         unsigned long boot_error;
871         int timeout;
872         unsigned long start_eip;
873         unsigned short nmi_high = 0, nmi_low = 0;
874
875         ++cpucount;
876
877         /*
878          * We can't use kernel_thread since we must avoid to
879          * reschedule the child.
880          */
881         idle = alloc_idle_task(cpu);
882         if (IS_ERR(idle))
883                 panic("failed fork for CPU %d", cpu);
884         idle->thread.eip = (unsigned long) start_secondary;
885         /* start_eip had better be page-aligned! */
886         start_eip = setup_trampoline();
887
888         /* So we see what's up   */
889         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
890         /* Stack for startup_32 can be just as for start_secondary onwards */
891         stack_start.esp = (void *) idle->thread.esp;
892
893         irq_ctx_init(cpu);
894
895         /*
896          * This grunge runs the startup process for
897          * the targeted processor.
898          */
899
900         atomic_set(&init_deasserted, 0);
901
902         Dprintk("Setting warm reset code and vector.\n");
903
904         store_NMI_vector(&nmi_high, &nmi_low);
905
906         smpboot_setup_warm_reset_vector(start_eip);
907
908         /*
909          * Starting actual IPI sequence...
910          */
911         boot_error = wakeup_secondary_cpu(apicid, start_eip);
912
913         if (!boot_error) {
914                 /*
915                  * allow APs to start initializing.
916                  */
917                 Dprintk("Before Callout %d.\n", cpu);
918                 cpu_set(cpu, cpu_callout_map);
919                 Dprintk("After Callout %d.\n", cpu);
920
921                 /*
922                  * Wait 5s total for a response
923                  */
924                 for (timeout = 0; timeout < 50000; timeout++) {
925                         if (cpu_isset(cpu, cpu_callin_map))
926                                 break;  /* It has booted */
927                         udelay(100);
928                 }
929
930                 if (cpu_isset(cpu, cpu_callin_map)) {
931                         /* number CPUs logically, starting from 1 (BSP is 0) */
932                         Dprintk("OK.\n");
933                         printk("CPU%d: ", cpu);
934                         print_cpu_info(&cpu_data[cpu]);
935                         Dprintk("CPU has booted.\n");
936                 } else {
937                         boot_error= 1;
938                         if (*((volatile unsigned char *)trampoline_base)
939                                         == 0xA5)
940                                 /* trampoline started but...? */
941                                 printk("Stuck ??\n");
942                         else
943                                 /* trampoline code not run */
944                                 printk("Not responding.\n");
945                         inquire_remote_apic(apicid);
946                 }
947         }
948
949         if (boot_error) {
950                 /* Try to put things back the way they were before ... */
951                 unmap_cpu_to_logical_apicid(cpu);
952                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
953                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
954                 cpucount--;
955         } else {
956                 x86_cpu_to_apicid[cpu] = apicid;
957                 cpu_set(cpu, cpu_present_map);
958         }
959
960         /* mark "stuck" area as not stuck */
961         *((volatile unsigned long *)trampoline_base) = 0;
962
963         return boot_error;
964 }
965
966 #ifdef CONFIG_HOTPLUG_CPU
967 void cpu_exit_clear(void)
968 {
969         int cpu = raw_smp_processor_id();
970
971         idle_task_exit();
972
973         cpucount --;
974         cpu_uninit();
975         irq_ctx_exit(cpu);
976
977         cpu_clear(cpu, cpu_callout_map);
978         cpu_clear(cpu, cpu_callin_map);
979         cpu_clear(cpu, cpu_present_map);
980
981         cpu_clear(cpu, smp_commenced_mask);
982         unmap_cpu_to_logical_apicid(cpu);
983 }
984
985 struct warm_boot_cpu_info {
986         struct completion *complete;
987         int apicid;
988         int cpu;
989 };
990
991 static void __devinit do_warm_boot_cpu(void *p)
992 {
993         struct warm_boot_cpu_info *info = p;
994         do_boot_cpu(info->apicid, info->cpu);
995         complete(info->complete);
996 }
997
998 int __devinit smp_prepare_cpu(int cpu)
999 {
1000         DECLARE_COMPLETION(done);
1001         struct warm_boot_cpu_info info;
1002         struct work_struct task;
1003         int     apicid, ret;
1004
1005         lock_cpu_hotplug();
1006         apicid = x86_cpu_to_apicid[cpu];
1007         if (apicid == BAD_APICID) {
1008                 ret = -ENODEV;
1009                 goto exit;
1010         }
1011
1012         info.complete = &done;
1013         info.apicid = apicid;
1014         info.cpu = cpu;
1015         INIT_WORK(&task, do_warm_boot_cpu, &info);
1016
1017         tsc_sync_disabled = 1;
1018
1019         /* init low mem mapping */
1020         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
1021                         KERNEL_PGD_PTRS);
1022         flush_tlb_all();
1023         schedule_work(&task);
1024         wait_for_completion(&done);
1025
1026         tsc_sync_disabled = 0;
1027         zap_low_mappings();
1028         ret = 0;
1029 exit:
1030         unlock_cpu_hotplug();
1031         return ret;
1032 }
1033 #endif
1034
1035 static void smp_tune_scheduling (void)
1036 {
1037         unsigned long cachesize;       /* kB   */
1038         unsigned long bandwidth = 350; /* MB/s */
1039         /*
1040          * Rough estimation for SMP scheduling, this is the number of
1041          * cycles it takes for a fully memory-limited process to flush
1042          * the SMP-local cache.
1043          *
1044          * (For a P5 this pretty much means we will choose another idle
1045          *  CPU almost always at wakeup time (this is due to the small
1046          *  L1 cache), on PIIs it's around 50-100 usecs, depending on
1047          *  the cache size)
1048          */
1049
1050         if (!cpu_khz) {
1051                 /*
1052                  * this basically disables processor-affinity
1053                  * scheduling on SMP without a TSC.
1054                  */
1055                 return;
1056         } else {
1057                 cachesize = boot_cpu_data.x86_cache_size;
1058                 if (cachesize == -1) {
1059                         cachesize = 16; /* Pentiums, 2x8kB cache */
1060                         bandwidth = 100;
1061                 }
1062         }
1063 }
1064
1065 /*
1066  * Cycle through the processors sending APIC IPIs to boot each.
1067  */
1068
1069 static int boot_cpu_logical_apicid;
1070 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1071 void *xquad_portio;
1072 #ifdef CONFIG_X86_NUMAQ
1073 EXPORT_SYMBOL(xquad_portio);
1074 #endif
1075
1076 static void __init smp_boot_cpus(unsigned int max_cpus)
1077 {
1078         int apicid, cpu, bit, kicked;
1079         unsigned long bogosum = 0;
1080
1081         /*
1082          * Setup boot CPU information
1083          */
1084         smp_store_cpu_info(0); /* Final full version of the data */
1085         printk("CPU%d: ", 0);
1086         print_cpu_info(&cpu_data[0]);
1087
1088         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1089         boot_cpu_logical_apicid = logical_smp_processor_id();
1090         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1091
1092         current_thread_info()->cpu = 0;
1093         smp_tune_scheduling();
1094         cpus_clear(cpu_sibling_map[0]);
1095         cpu_set(0, cpu_sibling_map[0]);
1096
1097         cpus_clear(cpu_core_map[0]);
1098         cpu_set(0, cpu_core_map[0]);
1099
1100         /*
1101          * If we couldn't find an SMP configuration at boot time,
1102          * get out of here now!
1103          */
1104         if (!smp_found_config && !acpi_lapic) {
1105                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1106                 smpboot_clear_io_apic_irqs();
1107                 phys_cpu_present_map = physid_mask_of_physid(0);
1108                 if (APIC_init_uniprocessor())
1109                         printk(KERN_NOTICE "Local APIC not detected."
1110                                            " Using dummy APIC emulation.\n");
1111                 map_cpu_to_logical_apicid();
1112                 cpu_set(0, cpu_sibling_map[0]);
1113                 cpu_set(0, cpu_core_map[0]);
1114                 return;
1115         }
1116
1117         /*
1118          * Should not be necessary because the MP table should list the boot
1119          * CPU too, but we do it for the sake of robustness anyway.
1120          * Makes no sense to do this check in clustered apic mode, so skip it
1121          */
1122         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1123                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1124                                 boot_cpu_physical_apicid);
1125                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1126         }
1127
1128         /*
1129          * If we couldn't find a local APIC, then get out of here now!
1130          */
1131         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1132                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1133                         boot_cpu_physical_apicid);
1134                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1135                 smpboot_clear_io_apic_irqs();
1136                 phys_cpu_present_map = physid_mask_of_physid(0);
1137                 cpu_set(0, cpu_sibling_map[0]);
1138                 cpu_set(0, cpu_core_map[0]);
1139                 return;
1140         }
1141
1142         verify_local_APIC();
1143
1144         /*
1145          * If SMP should be disabled, then really disable it!
1146          */
1147         if (!max_cpus) {
1148                 smp_found_config = 0;
1149                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1150                 smpboot_clear_io_apic_irqs();
1151                 phys_cpu_present_map = physid_mask_of_physid(0);
1152                 cpu_set(0, cpu_sibling_map[0]);
1153                 cpu_set(0, cpu_core_map[0]);
1154                 return;
1155         }
1156
1157         connect_bsp_APIC();
1158         setup_local_APIC();
1159         map_cpu_to_logical_apicid();
1160
1161
1162         setup_portio_remap();
1163
1164         /*
1165          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1166          *
1167          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1168          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the 
1169          * clustered apic ID.
1170          */
1171         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1172
1173         kicked = 1;
1174         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1175                 apicid = cpu_present_to_apicid(bit);
1176                 /*
1177                  * Don't even attempt to start the boot CPU!
1178                  */
1179                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1180                         continue;
1181
1182                 if (!check_apicid_present(bit))
1183                         continue;
1184                 if (max_cpus <= cpucount+1)
1185                         continue;
1186
1187                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1188                         printk("CPU #%d not responding - cannot use it.\n",
1189                                                                 apicid);
1190                 else
1191                         ++kicked;
1192         }
1193
1194         /*
1195          * Cleanup possible dangling ends...
1196          */
1197         smpboot_restore_warm_reset_vector();
1198
1199         /*
1200          * Allow the user to impress friends.
1201          */
1202         Dprintk("Before bogomips.\n");
1203         for (cpu = 0; cpu < NR_CPUS; cpu++)
1204                 if (cpu_isset(cpu, cpu_callout_map))
1205                         bogosum += cpu_data[cpu].loops_per_jiffy;
1206         printk(KERN_INFO
1207                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1208                 cpucount+1,
1209                 bogosum/(500000/HZ),
1210                 (bogosum/(5000/HZ))%100);
1211         
1212         Dprintk("Before bogocount - setting activated=1.\n");
1213
1214         if (smp_b_stepping)
1215                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1216
1217         /*
1218          * Don't taint if we are running SMP kernel on a single non-MP
1219          * approved Athlon
1220          */
1221         if (tainted & TAINT_UNSAFE_SMP) {
1222                 if (cpucount)
1223                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1224                 else
1225                         tainted &= ~TAINT_UNSAFE_SMP;
1226         }
1227
1228         Dprintk("Boot done.\n");
1229
1230         /*
1231          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1232          * efficiently.
1233          */
1234         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1235                 cpus_clear(cpu_sibling_map[cpu]);
1236                 cpus_clear(cpu_core_map[cpu]);
1237         }
1238
1239         cpu_set(0, cpu_sibling_map[0]);
1240         cpu_set(0, cpu_core_map[0]);
1241
1242         smpboot_setup_io_apic();
1243
1244         setup_boot_APIC_clock();
1245
1246         /*
1247          * Synchronize the TSC with the AP
1248          */
1249         if (cpu_has_tsc && cpucount && cpu_khz)
1250                 synchronize_tsc_bp();
1251 }
1252
1253 /* These are wrappers to interface to the new boot process.  Someone
1254    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1255 void __init smp_prepare_cpus(unsigned int max_cpus)
1256 {
1257         smp_commenced_mask = cpumask_of_cpu(0);
1258         cpu_callin_map = cpumask_of_cpu(0);
1259         mb();
1260         smp_boot_cpus(max_cpus);
1261 }
1262
1263 void __devinit smp_prepare_boot_cpu(void)
1264 {
1265         cpu_set(smp_processor_id(), cpu_online_map);
1266         cpu_set(smp_processor_id(), cpu_callout_map);
1267         cpu_set(smp_processor_id(), cpu_present_map);
1268         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
1269 }
1270
1271 #ifdef CONFIG_HOTPLUG_CPU
1272 static void
1273 remove_siblinginfo(int cpu)
1274 {
1275         int sibling;
1276
1277         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1278                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1279         for_each_cpu_mask(sibling, cpu_core_map[cpu])
1280                 cpu_clear(cpu, cpu_core_map[sibling]);
1281         cpus_clear(cpu_sibling_map[cpu]);
1282         cpus_clear(cpu_core_map[cpu]);
1283         phys_proc_id[cpu] = BAD_APICID;
1284         cpu_core_id[cpu] = BAD_APICID;
1285 }
1286
1287 int __cpu_disable(void)
1288 {
1289         cpumask_t map = cpu_online_map;
1290         int cpu = smp_processor_id();
1291
1292         /*
1293          * Perhaps use cpufreq to drop frequency, but that could go
1294          * into generic code.
1295          *
1296          * We won't take down the boot processor on i386 due to some
1297          * interrupts only being able to be serviced by the BSP.
1298          * Especially so if we're not using an IOAPIC   -zwane
1299          */
1300         if (cpu == 0)
1301                 return -EBUSY;
1302
1303         /* We enable the timer again on the exit path of the death loop */
1304         disable_APIC_timer();
1305         /* Allow any queued timer interrupts to get serviced */
1306         local_irq_enable();
1307         mdelay(1);
1308         local_irq_disable();
1309
1310         remove_siblinginfo(cpu);
1311
1312         cpu_clear(cpu, map);
1313         fixup_irqs(map);
1314         /* It's now safe to remove this processor from the online map */
1315         cpu_clear(cpu, cpu_online_map);
1316         return 0;
1317 }
1318
1319 void __cpu_die(unsigned int cpu)
1320 {
1321         /* We don't do anything here: idle task is faking death itself. */
1322         unsigned int i;
1323
1324         for (i = 0; i < 10; i++) {
1325                 /* They ack this in play_dead by setting CPU_DEAD */
1326                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1327                         printk ("CPU %d is now offline\n", cpu);
1328                         return;
1329                 }
1330                 current->state = TASK_UNINTERRUPTIBLE;
1331                 schedule_timeout(HZ/10);
1332         }
1333         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1334 }
1335 #else /* ... !CONFIG_HOTPLUG_CPU */
1336 int __cpu_disable(void)
1337 {
1338         return -ENOSYS;
1339 }
1340
1341 void __cpu_die(unsigned int cpu)
1342 {
1343         /* We said "no" in __cpu_disable */
1344         BUG();
1345 }
1346 #endif /* CONFIG_HOTPLUG_CPU */
1347
1348 int __devinit __cpu_up(unsigned int cpu)
1349 {
1350         /* In case one didn't come up */
1351         if (!cpu_isset(cpu, cpu_callin_map)) {
1352                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1353                 local_irq_enable();
1354                 return -EIO;
1355         }
1356
1357         local_irq_enable();
1358         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1359         /* Unleash the CPU! */
1360         cpu_set(cpu, smp_commenced_mask);
1361         while (!cpu_isset(cpu, cpu_online_map))
1362                 mb();
1363         return 0;
1364 }
1365
1366 void __init smp_cpus_done(unsigned int max_cpus)
1367 {
1368 #ifdef CONFIG_X86_IO_APIC
1369         setup_ioapic_dest();
1370 #endif
1371         zap_low_mappings();
1372 #ifndef CONFIG_HOTPLUG_CPU
1373         /*
1374          * Disable executability of the SMP trampoline:
1375          */
1376         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1377 #endif
1378 }
1379
1380 void __init smp_intr_init(void)
1381 {
1382         /*
1383          * IRQ0 must be given a fixed assignment and initialized,
1384          * because it's used before the IO-APIC is set up.
1385          */
1386         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1387
1388         /*
1389          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1390          * IPI, driven by wakeup.
1391          */
1392         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1393
1394         /* IPI for invalidation */
1395         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1396
1397         /* IPI for generic function call */
1398         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1399 }