89e7315e539c49a5f8f19a3479ae21774075a374
[linux-2.6.git] / arch / i386 / kernel / smpboot.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
6  *
7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
8  *      whom a great many thanks are extended.
9  *
10  *      Thanks to Intel for making available several different Pentium,
11  *      Pentium Pro and Pentium-II/Xeon MP machines.
12  *      Original development of Linux SMP code supported by Caldera.
13  *
14  *      This code is released under the GNU General Public License version 2 or
15  *      later.
16  *
17  *      Fixes
18  *              Felix Koop      :       NR_CPUS used properly
19  *              Jose Renau      :       Handle single CPU case.
20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
21  *              Greg Wright     :       Fix for kernel stacks panic.
22  *              Erich Boleyn    :       MP v1.4 and additional changes.
23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
25  *      Michael Chastain        :       Change trampoline.S to gnu as.
26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
27  *              Ingo Molnar     :       Added APIC timers, based on code
28  *                                      from Jose Renau
29  *              Ingo Molnar     :       various cleanups and rewrites
30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
32  *              Martin J. Bligh :       Added support for multi-quad systems
33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
35
36 #include <linux/module.h>
37 #include <linux/config.h>
38 #include <linux/init.h>
39 #include <linux/kernel.h>
40
41 #include <linux/mm.h>
42 #include <linux/sched.h>
43 #include <linux/kernel_stat.h>
44 #include <linux/smp_lock.h>
45 #include <linux/bootmem.h>
46 #include <linux/notifier.h>
47 #include <linux/cpu.h>
48 #include <linux/percpu.h>
49
50 #include <linux/delay.h>
51 #include <linux/mc146818rtc.h>
52 #include <asm/tlbflush.h>
53 #include <asm/desc.h>
54 #include <asm/arch_hooks.h>
55 #include <asm/nmi.h>
56
57 #include <mach_apic.h>
58 #include <mach_wakecpu.h>
59 #include <smpboot_hooks.h>
60
61 /* Set if we find a B stepping CPU */
62 static int __devinitdata smp_b_stepping;
63
64 /* Number of siblings per CPU package */
65 int smp_num_siblings = 1;
66 #ifdef CONFIG_X86_HT
67 EXPORT_SYMBOL(smp_num_siblings);
68 #endif
69
70 /* Last level cache ID of each logical CPU */
71 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
72
73 /* representing HT siblings of each logical CPU */
74 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
75 EXPORT_SYMBOL(cpu_sibling_map);
76
77 /* representing HT and core siblings of each logical CPU */
78 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
79 EXPORT_SYMBOL(cpu_core_map);
80
81 /* bitmap of online cpus */
82 cpumask_t cpu_online_map __read_mostly;
83 EXPORT_SYMBOL(cpu_online_map);
84
85 cpumask_t cpu_callin_map;
86 cpumask_t cpu_callout_map;
87 EXPORT_SYMBOL(cpu_callout_map);
88 cpumask_t cpu_possible_map;
89 EXPORT_SYMBOL(cpu_possible_map);
90 static cpumask_t smp_commenced_mask;
91
92 /* TSC's upper 32 bits can't be written in eariler CPU (before prescott), there
93  * is no way to resync one AP against BP. TBD: for prescott and above, we
94  * should use IA64's algorithm
95  */
96 static int __devinitdata tsc_sync_disabled;
97
98 /* Per CPU bogomips and other parameters */
99 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
100 EXPORT_SYMBOL(cpu_data);
101
102 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
103                         { [0 ... NR_CPUS-1] = 0xff };
104 EXPORT_SYMBOL(x86_cpu_to_apicid);
105
106 /*
107  * Trampoline 80x86 program as an array.
108  */
109
110 extern unsigned char trampoline_data [];
111 extern unsigned char trampoline_end  [];
112 static unsigned char *trampoline_base;
113 static int trampoline_exec;
114
115 static void map_cpu_to_logical_apicid(void);
116
117 /* State of each CPU. */
118 DEFINE_PER_CPU(int, cpu_state) = { 0 };
119
120 /*
121  * Currently trivial. Write the real->protected mode
122  * bootstrap into the page concerned. The caller
123  * has made sure it's suitably aligned.
124  */
125
126 static unsigned long __devinit setup_trampoline(void)
127 {
128         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
129         return virt_to_phys(trampoline_base);
130 }
131
132 /*
133  * We are called very early to get the low memory for the
134  * SMP bootup trampoline page.
135  */
136 void __init smp_alloc_memory(void)
137 {
138         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
139         /*
140          * Has to be in very low memory so we can execute
141          * real-mode AP code.
142          */
143         if (__pa(trampoline_base) >= 0x9F000)
144                 BUG();
145         /*
146          * Make the SMP trampoline executable:
147          */
148         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
149 }
150
151 /*
152  * The bootstrap kernel entry code has set these up. Save them for
153  * a given CPU
154  */
155
156 static void __devinit smp_store_cpu_info(int id)
157 {
158         struct cpuinfo_x86 *c = cpu_data + id;
159
160         *c = boot_cpu_data;
161         if (id!=0)
162                 identify_cpu(c);
163         /*
164          * Mask B, Pentium, but not Pentium MMX
165          */
166         if (c->x86_vendor == X86_VENDOR_INTEL &&
167             c->x86 == 5 &&
168             c->x86_mask >= 1 && c->x86_mask <= 4 &&
169             c->x86_model <= 3)
170                 /*
171                  * Remember we have B step Pentia with bugs
172                  */
173                 smp_b_stepping = 1;
174
175         /*
176          * Certain Athlons might work (for various values of 'work') in SMP
177          * but they are not certified as MP capable.
178          */
179         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
180
181                 /* Athlon 660/661 is valid. */  
182                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
183                         goto valid_k7;
184
185                 /* Duron 670 is valid */
186                 if ((c->x86_model==7) && (c->x86_mask==0))
187                         goto valid_k7;
188
189                 /*
190                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
191                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
192                  * have the MP bit set.
193                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
194                  */
195                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
196                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
197                      (c->x86_model> 7))
198                         if (cpu_has_mp)
199                                 goto valid_k7;
200
201                 /* If we get here, it's not a certified SMP capable AMD system. */
202                 add_taint(TAINT_UNSAFE_SMP);
203         }
204
205 valid_k7:
206         ;
207 }
208
209 /*
210  * TSC synchronization.
211  *
212  * We first check whether all CPUs have their TSC's synchronized,
213  * then we print a warning if not, and always resync.
214  */
215
216 static atomic_t tsc_start_flag = ATOMIC_INIT(0);
217 static atomic_t tsc_count_start = ATOMIC_INIT(0);
218 static atomic_t tsc_count_stop = ATOMIC_INIT(0);
219 static unsigned long long tsc_values[NR_CPUS];
220
221 #define NR_LOOPS 5
222
223 static void __init synchronize_tsc_bp (void)
224 {
225         int i;
226         unsigned long long t0;
227         unsigned long long sum, avg;
228         long long delta;
229         unsigned int one_usec;
230         int buggy = 0;
231
232         printk(KERN_INFO "checking TSC synchronization across %u CPUs: ", num_booting_cpus());
233
234         /* convert from kcyc/sec to cyc/usec */
235         one_usec = cpu_khz / 1000;
236
237         atomic_set(&tsc_start_flag, 1);
238         wmb();
239
240         /*
241          * We loop a few times to get a primed instruction cache,
242          * then the last pass is more or less synchronized and
243          * the BP and APs set their cycle counters to zero all at
244          * once. This reduces the chance of having random offsets
245          * between the processors, and guarantees that the maximum
246          * delay between the cycle counters is never bigger than
247          * the latency of information-passing (cachelines) between
248          * two CPUs.
249          */
250         for (i = 0; i < NR_LOOPS; i++) {
251                 /*
252                  * all APs synchronize but they loop on '== num_cpus'
253                  */
254                 while (atomic_read(&tsc_count_start) != num_booting_cpus()-1)
255                         cpu_relax();
256                 atomic_set(&tsc_count_stop, 0);
257                 wmb();
258                 /*
259                  * this lets the APs save their current TSC:
260                  */
261                 atomic_inc(&tsc_count_start);
262
263                 rdtscll(tsc_values[smp_processor_id()]);
264                 /*
265                  * We clear the TSC in the last loop:
266                  */
267                 if (i == NR_LOOPS-1)
268                         write_tsc(0, 0);
269
270                 /*
271                  * Wait for all APs to leave the synchronization point:
272                  */
273                 while (atomic_read(&tsc_count_stop) != num_booting_cpus()-1)
274                         cpu_relax();
275                 atomic_set(&tsc_count_start, 0);
276                 wmb();
277                 atomic_inc(&tsc_count_stop);
278         }
279
280         sum = 0;
281         for (i = 0; i < NR_CPUS; i++) {
282                 if (cpu_isset(i, cpu_callout_map)) {
283                         t0 = tsc_values[i];
284                         sum += t0;
285                 }
286         }
287         avg = sum;
288         do_div(avg, num_booting_cpus());
289
290         sum = 0;
291         for (i = 0; i < NR_CPUS; i++) {
292                 if (!cpu_isset(i, cpu_callout_map))
293                         continue;
294                 delta = tsc_values[i] - avg;
295                 if (delta < 0)
296                         delta = -delta;
297                 /*
298                  * We report bigger than 2 microseconds clock differences.
299                  */
300                 if (delta > 2*one_usec) {
301                         long realdelta;
302                         if (!buggy) {
303                                 buggy = 1;
304                                 printk("\n");
305                         }
306                         realdelta = delta;
307                         do_div(realdelta, one_usec);
308                         if (tsc_values[i] < avg)
309                                 realdelta = -realdelta;
310
311                         if (realdelta > 0)
312                                 printk(KERN_INFO "CPU#%d had %ld usecs TSC "
313                                         "skew, fixed it up.\n", i, realdelta);
314                 }
315
316                 sum += delta;
317         }
318         if (!buggy)
319                 printk("passed.\n");
320 }
321
322 static void __init synchronize_tsc_ap (void)
323 {
324         int i;
325
326         /*
327          * Not every cpu is online at the time
328          * this gets called, so we first wait for the BP to
329          * finish SMP initialization:
330          */
331         while (!atomic_read(&tsc_start_flag))
332                 cpu_relax();
333
334         for (i = 0; i < NR_LOOPS; i++) {
335                 atomic_inc(&tsc_count_start);
336                 while (atomic_read(&tsc_count_start) != num_booting_cpus())
337                         cpu_relax();
338
339                 rdtscll(tsc_values[smp_processor_id()]);
340                 if (i == NR_LOOPS-1)
341                         write_tsc(0, 0);
342
343                 atomic_inc(&tsc_count_stop);
344                 while (atomic_read(&tsc_count_stop) != num_booting_cpus())
345                         cpu_relax();
346         }
347 }
348 #undef NR_LOOPS
349
350 extern void calibrate_delay(void);
351
352 static atomic_t init_deasserted;
353
354 static void __devinit smp_callin(void)
355 {
356         int cpuid, phys_id;
357         unsigned long timeout;
358
359         /*
360          * If waken up by an INIT in an 82489DX configuration
361          * we may get here before an INIT-deassert IPI reaches
362          * our local APIC.  We have to wait for the IPI or we'll
363          * lock up on an APIC access.
364          */
365         wait_for_init_deassert(&init_deasserted);
366
367         /*
368          * (This works even if the APIC is not enabled.)
369          */
370         phys_id = GET_APIC_ID(apic_read(APIC_ID));
371         cpuid = smp_processor_id();
372         if (cpu_isset(cpuid, cpu_callin_map)) {
373                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
374                                         phys_id, cpuid);
375                 BUG();
376         }
377         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
378
379         /*
380          * STARTUP IPIs are fragile beasts as they might sometimes
381          * trigger some glue motherboard logic. Complete APIC bus
382          * silence for 1 second, this overestimates the time the
383          * boot CPU is spending to send the up to 2 STARTUP IPIs
384          * by a factor of two. This should be enough.
385          */
386
387         /*
388          * Waiting 2s total for startup (udelay is not yet working)
389          */
390         timeout = jiffies + 2*HZ;
391         while (time_before(jiffies, timeout)) {
392                 /*
393                  * Has the boot CPU finished it's STARTUP sequence?
394                  */
395                 if (cpu_isset(cpuid, cpu_callout_map))
396                         break;
397                 rep_nop();
398         }
399
400         if (!time_before(jiffies, timeout)) {
401                 printk("BUG: CPU%d started up but did not get a callout!\n",
402                         cpuid);
403                 BUG();
404         }
405
406         /*
407          * the boot CPU has finished the init stage and is spinning
408          * on callin_map until we finish. We are free to set up this
409          * CPU, first the APIC. (this is probably redundant on most
410          * boards)
411          */
412
413         Dprintk("CALLIN, before setup_local_APIC().\n");
414         smp_callin_clear_local_apic();
415         setup_local_APIC();
416         map_cpu_to_logical_apicid();
417
418         /*
419          * Get our bogomips.
420          */
421         calibrate_delay();
422         Dprintk("Stack at about %p\n",&cpuid);
423
424         /*
425          * Save our processor parameters
426          */
427         smp_store_cpu_info(cpuid);
428
429         disable_APIC_timer();
430
431         /*
432          * Allow the master to continue.
433          */
434         cpu_set(cpuid, cpu_callin_map);
435
436         /*
437          *      Synchronize the TSC with the BP
438          */
439         if (cpu_has_tsc && cpu_khz && !tsc_sync_disabled)
440                 synchronize_tsc_ap();
441 }
442
443 static int cpucount;
444
445 /* maps the cpu to the sched domain representing multi-core */
446 cpumask_t cpu_coregroup_map(int cpu)
447 {
448         struct cpuinfo_x86 *c = cpu_data + cpu;
449         /*
450          * For perf, we return last level cache shared map.
451          * And for power savings, we return cpu_core_map
452          */
453         if (sched_mc_power_savings || sched_smt_power_savings)
454                 return cpu_core_map[cpu];
455         else
456                 return c->llc_shared_map;
457 }
458
459 /* representing cpus for which sibling maps can be computed */
460 static cpumask_t cpu_sibling_setup_map;
461
462 static inline void
463 set_cpu_sibling_map(int cpu)
464 {
465         int i;
466         struct cpuinfo_x86 *c = cpu_data;
467
468         cpu_set(cpu, cpu_sibling_setup_map);
469
470         if (smp_num_siblings > 1) {
471                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
472                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
473                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
474                                 cpu_set(i, cpu_sibling_map[cpu]);
475                                 cpu_set(cpu, cpu_sibling_map[i]);
476                                 cpu_set(i, cpu_core_map[cpu]);
477                                 cpu_set(cpu, cpu_core_map[i]);
478                                 cpu_set(i, c[cpu].llc_shared_map);
479                                 cpu_set(cpu, c[i].llc_shared_map);
480                         }
481                 }
482         } else {
483                 cpu_set(cpu, cpu_sibling_map[cpu]);
484         }
485
486         cpu_set(cpu, c[cpu].llc_shared_map);
487
488         if (current_cpu_data.x86_max_cores == 1) {
489                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
490                 c[cpu].booted_cores = 1;
491                 return;
492         }
493
494         for_each_cpu_mask(i, cpu_sibling_setup_map) {
495                 if (cpu_llc_id[cpu] != BAD_APICID &&
496                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
497                         cpu_set(i, c[cpu].llc_shared_map);
498                         cpu_set(cpu, c[i].llc_shared_map);
499                 }
500                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
501                         cpu_set(i, cpu_core_map[cpu]);
502                         cpu_set(cpu, cpu_core_map[i]);
503                         /*
504                          *  Does this new cpu bringup a new core?
505                          */
506                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
507                                 /*
508                                  * for each core in package, increment
509                                  * the booted_cores for this new cpu
510                                  */
511                                 if (first_cpu(cpu_sibling_map[i]) == i)
512                                         c[cpu].booted_cores++;
513                                 /*
514                                  * increment the core count for all
515                                  * the other cpus in this package
516                                  */
517                                 if (i != cpu)
518                                         c[i].booted_cores++;
519                         } else if (i != cpu && !c[cpu].booted_cores)
520                                 c[cpu].booted_cores = c[i].booted_cores;
521                 }
522         }
523 }
524
525 /*
526  * Activate a secondary processor.
527  */
528 static void __devinit start_secondary(void *unused)
529 {
530         /*
531          * Dont put anything before smp_callin(), SMP
532          * booting is too fragile that we want to limit the
533          * things done here to the most necessary things.
534          */
535         cpu_init();
536         preempt_disable();
537         smp_callin();
538         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
539                 rep_nop();
540         setup_secondary_APIC_clock();
541         if (nmi_watchdog == NMI_IO_APIC) {
542                 disable_8259A_irq(0);
543                 enable_NMI_through_LVT0(NULL);
544                 enable_8259A_irq(0);
545         }
546         enable_APIC_timer();
547         /*
548          * low-memory mappings have been cleared, flush them from
549          * the local TLBs too.
550          */
551         local_flush_tlb();
552
553         /* This must be done before setting cpu_online_map */
554         set_cpu_sibling_map(raw_smp_processor_id());
555         wmb();
556
557         /*
558          * We need to hold call_lock, so there is no inconsistency
559          * between the time smp_call_function() determines number of
560          * IPI receipients, and the time when the determination is made
561          * for which cpus receive the IPI. Holding this
562          * lock helps us to not include this cpu in a currently in progress
563          * smp_call_function().
564          */
565         lock_ipi_call_lock();
566         cpu_set(smp_processor_id(), cpu_online_map);
567         unlock_ipi_call_lock();
568         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
569
570         /* We can take interrupts now: we're officially "up". */
571         local_irq_enable();
572
573         wmb();
574         cpu_idle();
575 }
576
577 /*
578  * Everything has been set up for the secondary
579  * CPUs - they just need to reload everything
580  * from the task structure
581  * This function must not return.
582  */
583 void __devinit initialize_secondary(void)
584 {
585         /*
586          * We don't actually need to load the full TSS,
587          * basically just the stack pointer and the eip.
588          */
589
590         asm volatile(
591                 "movl %0,%%esp\n\t"
592                 "jmp *%1"
593                 :
594                 :"r" (current->thread.esp),"r" (current->thread.eip));
595 }
596
597 extern struct {
598         void * esp;
599         unsigned short ss;
600 } stack_start;
601
602 #ifdef CONFIG_NUMA
603
604 /* which logical CPUs are on which nodes */
605 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
606                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
607 /* which node each logical CPU is on */
608 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
609 EXPORT_SYMBOL(cpu_2_node);
610
611 /* set up a mapping between cpu and node. */
612 static inline void map_cpu_to_node(int cpu, int node)
613 {
614         printk("Mapping cpu %d to node %d\n", cpu, node);
615         cpu_set(cpu, node_2_cpu_mask[node]);
616         cpu_2_node[cpu] = node;
617 }
618
619 /* undo a mapping between cpu and node. */
620 static inline void unmap_cpu_to_node(int cpu)
621 {
622         int node;
623
624         printk("Unmapping cpu %d from all nodes\n", cpu);
625         for (node = 0; node < MAX_NUMNODES; node ++)
626                 cpu_clear(cpu, node_2_cpu_mask[node]);
627         cpu_2_node[cpu] = 0;
628 }
629 #else /* !CONFIG_NUMA */
630
631 #define map_cpu_to_node(cpu, node)      ({})
632 #define unmap_cpu_to_node(cpu)  ({})
633
634 #endif /* CONFIG_NUMA */
635
636 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
637
638 static void map_cpu_to_logical_apicid(void)
639 {
640         int cpu = smp_processor_id();
641         int apicid = logical_smp_processor_id();
642
643         cpu_2_logical_apicid[cpu] = apicid;
644         map_cpu_to_node(cpu, apicid_to_node(apicid));
645 }
646
647 static void unmap_cpu_to_logical_apicid(int cpu)
648 {
649         cpu_2_logical_apicid[cpu] = BAD_APICID;
650         unmap_cpu_to_node(cpu);
651 }
652
653 #if APIC_DEBUG
654 static inline void __inquire_remote_apic(int apicid)
655 {
656         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
657         char *names[] = { "ID", "VERSION", "SPIV" };
658         int timeout, status;
659
660         printk("Inquiring remote APIC #%d...\n", apicid);
661
662         for (i = 0; i < ARRAY_SIZE(regs); i++) {
663                 printk("... APIC #%d %s: ", apicid, names[i]);
664
665                 /*
666                  * Wait for idle.
667                  */
668                 apic_wait_icr_idle();
669
670                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
671                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
672
673                 timeout = 0;
674                 do {
675                         udelay(100);
676                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
677                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
678
679                 switch (status) {
680                 case APIC_ICR_RR_VALID:
681                         status = apic_read(APIC_RRR);
682                         printk("%08x\n", status);
683                         break;
684                 default:
685                         printk("failed\n");
686                 }
687         }
688 }
689 #endif
690
691 #ifdef WAKE_SECONDARY_VIA_NMI
692 /* 
693  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
694  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
695  * won't ... remember to clear down the APIC, etc later.
696  */
697 static int __devinit
698 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
699 {
700         unsigned long send_status = 0, accept_status = 0;
701         int timeout, maxlvt;
702
703         /* Target chip */
704         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
705
706         /* Boot on the stack */
707         /* Kick the second */
708         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
709
710         Dprintk("Waiting for send to finish...\n");
711         timeout = 0;
712         do {
713                 Dprintk("+");
714                 udelay(100);
715                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
716         } while (send_status && (timeout++ < 1000));
717
718         /*
719          * Give the other CPU some time to accept the IPI.
720          */
721         udelay(200);
722         /*
723          * Due to the Pentium erratum 3AP.
724          */
725         maxlvt = get_maxlvt();
726         if (maxlvt > 3) {
727                 apic_read_around(APIC_SPIV);
728                 apic_write(APIC_ESR, 0);
729         }
730         accept_status = (apic_read(APIC_ESR) & 0xEF);
731         Dprintk("NMI sent.\n");
732
733         if (send_status)
734                 printk("APIC never delivered???\n");
735         if (accept_status)
736                 printk("APIC delivery error (%lx).\n", accept_status);
737
738         return (send_status | accept_status);
739 }
740 #endif  /* WAKE_SECONDARY_VIA_NMI */
741
742 #ifdef WAKE_SECONDARY_VIA_INIT
743 static int __devinit
744 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
745 {
746         unsigned long send_status = 0, accept_status = 0;
747         int maxlvt, timeout, num_starts, j;
748
749         /*
750          * Be paranoid about clearing APIC errors.
751          */
752         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
753                 apic_read_around(APIC_SPIV);
754                 apic_write(APIC_ESR, 0);
755                 apic_read(APIC_ESR);
756         }
757
758         Dprintk("Asserting INIT.\n");
759
760         /*
761          * Turn INIT on target chip
762          */
763         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
764
765         /*
766          * Send IPI
767          */
768         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
769                                 | APIC_DM_INIT);
770
771         Dprintk("Waiting for send to finish...\n");
772         timeout = 0;
773         do {
774                 Dprintk("+");
775                 udelay(100);
776                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
777         } while (send_status && (timeout++ < 1000));
778
779         mdelay(10);
780
781         Dprintk("Deasserting INIT.\n");
782
783         /* Target chip */
784         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
785
786         /* Send IPI */
787         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
788
789         Dprintk("Waiting for send to finish...\n");
790         timeout = 0;
791         do {
792                 Dprintk("+");
793                 udelay(100);
794                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
795         } while (send_status && (timeout++ < 1000));
796
797         atomic_set(&init_deasserted, 1);
798
799         /*
800          * Should we send STARTUP IPIs ?
801          *
802          * Determine this based on the APIC version.
803          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
804          */
805         if (APIC_INTEGRATED(apic_version[phys_apicid]))
806                 num_starts = 2;
807         else
808                 num_starts = 0;
809
810         /*
811          * Run STARTUP IPI loop.
812          */
813         Dprintk("#startup loops: %d.\n", num_starts);
814
815         maxlvt = get_maxlvt();
816
817         for (j = 1; j <= num_starts; j++) {
818                 Dprintk("Sending STARTUP #%d.\n",j);
819                 apic_read_around(APIC_SPIV);
820                 apic_write(APIC_ESR, 0);
821                 apic_read(APIC_ESR);
822                 Dprintk("After apic_write.\n");
823
824                 /*
825                  * STARTUP IPI
826                  */
827
828                 /* Target chip */
829                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
830
831                 /* Boot on the stack */
832                 /* Kick the second */
833                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
834                                         | (start_eip >> 12));
835
836                 /*
837                  * Give the other CPU some time to accept the IPI.
838                  */
839                 udelay(300);
840
841                 Dprintk("Startup point 1.\n");
842
843                 Dprintk("Waiting for send to finish...\n");
844                 timeout = 0;
845                 do {
846                         Dprintk("+");
847                         udelay(100);
848                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
849                 } while (send_status && (timeout++ < 1000));
850
851                 /*
852                  * Give the other CPU some time to accept the IPI.
853                  */
854                 udelay(200);
855                 /*
856                  * Due to the Pentium erratum 3AP.
857                  */
858                 if (maxlvt > 3) {
859                         apic_read_around(APIC_SPIV);
860                         apic_write(APIC_ESR, 0);
861                 }
862                 accept_status = (apic_read(APIC_ESR) & 0xEF);
863                 if (send_status || accept_status)
864                         break;
865         }
866         Dprintk("After Startup.\n");
867
868         if (send_status)
869                 printk("APIC never delivered???\n");
870         if (accept_status)
871                 printk("APIC delivery error (%lx).\n", accept_status);
872
873         return (send_status | accept_status);
874 }
875 #endif  /* WAKE_SECONDARY_VIA_INIT */
876
877 extern cpumask_t cpu_initialized;
878 static inline int alloc_cpu_id(void)
879 {
880         cpumask_t       tmp_map;
881         int cpu;
882         cpus_complement(tmp_map, cpu_present_map);
883         cpu = first_cpu(tmp_map);
884         if (cpu >= NR_CPUS)
885                 return -ENODEV;
886         return cpu;
887 }
888
889 #ifdef CONFIG_HOTPLUG_CPU
890 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
891 static inline struct task_struct * alloc_idle_task(int cpu)
892 {
893         struct task_struct *idle;
894
895         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
896                 /* initialize thread_struct.  we really want to avoid destroy
897                  * idle tread
898                  */
899                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
900                 init_idle(idle, cpu);
901                 return idle;
902         }
903         idle = fork_idle(cpu);
904
905         if (!IS_ERR(idle))
906                 cpu_idle_tasks[cpu] = idle;
907         return idle;
908 }
909 #else
910 #define alloc_idle_task(cpu) fork_idle(cpu)
911 #endif
912
913 static int __devinit do_boot_cpu(int apicid, int cpu)
914 /*
915  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
916  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
917  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
918  */
919 {
920         struct task_struct *idle;
921         unsigned long boot_error;
922         int timeout;
923         unsigned long start_eip;
924         unsigned short nmi_high = 0, nmi_low = 0;
925
926         ++cpucount;
927         alternatives_smp_switch(1);
928
929         /*
930          * We can't use kernel_thread since we must avoid to
931          * reschedule the child.
932          */
933         idle = alloc_idle_task(cpu);
934         if (IS_ERR(idle))
935                 panic("failed fork for CPU %d", cpu);
936         idle->thread.eip = (unsigned long) start_secondary;
937         /* start_eip had better be page-aligned! */
938         start_eip = setup_trampoline();
939
940         /* So we see what's up   */
941         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
942         /* Stack for startup_32 can be just as for start_secondary onwards */
943         stack_start.esp = (void *) idle->thread.esp;
944
945         irq_ctx_init(cpu);
946
947         /*
948          * This grunge runs the startup process for
949          * the targeted processor.
950          */
951
952         atomic_set(&init_deasserted, 0);
953
954         Dprintk("Setting warm reset code and vector.\n");
955
956         store_NMI_vector(&nmi_high, &nmi_low);
957
958         smpboot_setup_warm_reset_vector(start_eip);
959
960         /*
961          * Starting actual IPI sequence...
962          */
963         boot_error = wakeup_secondary_cpu(apicid, start_eip);
964
965         if (!boot_error) {
966                 /*
967                  * allow APs to start initializing.
968                  */
969                 Dprintk("Before Callout %d.\n", cpu);
970                 cpu_set(cpu, cpu_callout_map);
971                 Dprintk("After Callout %d.\n", cpu);
972
973                 /*
974                  * Wait 5s total for a response
975                  */
976                 for (timeout = 0; timeout < 50000; timeout++) {
977                         if (cpu_isset(cpu, cpu_callin_map))
978                                 break;  /* It has booted */
979                         udelay(100);
980                 }
981
982                 if (cpu_isset(cpu, cpu_callin_map)) {
983                         /* number CPUs logically, starting from 1 (BSP is 0) */
984                         Dprintk("OK.\n");
985                         printk("CPU%d: ", cpu);
986                         print_cpu_info(&cpu_data[cpu]);
987                         Dprintk("CPU has booted.\n");
988                 } else {
989                         boot_error= 1;
990                         if (*((volatile unsigned char *)trampoline_base)
991                                         == 0xA5)
992                                 /* trampoline started but...? */
993                                 printk("Stuck ??\n");
994                         else
995                                 /* trampoline code not run */
996                                 printk("Not responding.\n");
997                         inquire_remote_apic(apicid);
998                 }
999         }
1000
1001         if (boot_error) {
1002                 /* Try to put things back the way they were before ... */
1003                 unmap_cpu_to_logical_apicid(cpu);
1004                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
1005                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
1006                 cpucount--;
1007         } else {
1008                 x86_cpu_to_apicid[cpu] = apicid;
1009                 cpu_set(cpu, cpu_present_map);
1010         }
1011
1012         /* mark "stuck" area as not stuck */
1013         *((volatile unsigned long *)trampoline_base) = 0;
1014
1015         return boot_error;
1016 }
1017
1018 #ifdef CONFIG_HOTPLUG_CPU
1019 void cpu_exit_clear(void)
1020 {
1021         int cpu = raw_smp_processor_id();
1022
1023         idle_task_exit();
1024
1025         cpucount --;
1026         cpu_uninit();
1027         irq_ctx_exit(cpu);
1028
1029         cpu_clear(cpu, cpu_callout_map);
1030         cpu_clear(cpu, cpu_callin_map);
1031
1032         cpu_clear(cpu, smp_commenced_mask);
1033         unmap_cpu_to_logical_apicid(cpu);
1034 }
1035
1036 struct warm_boot_cpu_info {
1037         struct completion *complete;
1038         int apicid;
1039         int cpu;
1040 };
1041
1042 static void __cpuinit do_warm_boot_cpu(void *p)
1043 {
1044         struct warm_boot_cpu_info *info = p;
1045         do_boot_cpu(info->apicid, info->cpu);
1046         complete(info->complete);
1047 }
1048
1049 static int __cpuinit __smp_prepare_cpu(int cpu)
1050 {
1051         DECLARE_COMPLETION(done);
1052         struct warm_boot_cpu_info info;
1053         struct work_struct task;
1054         int     apicid, ret;
1055         struct Xgt_desc_struct *cpu_gdt_descr = &per_cpu(cpu_gdt_descr, cpu);
1056
1057         apicid = x86_cpu_to_apicid[cpu];
1058         if (apicid == BAD_APICID) {
1059                 ret = -ENODEV;
1060                 goto exit;
1061         }
1062
1063         /*
1064          * the CPU isn't initialized at boot time, allocate gdt table here.
1065          * cpu_init will initialize it
1066          */
1067         if (!cpu_gdt_descr->address) {
1068                 cpu_gdt_descr->address = get_zeroed_page(GFP_KERNEL);
1069                 if (!cpu_gdt_descr->address)
1070                         printk(KERN_CRIT "CPU%d failed to allocate GDT\n", cpu);
1071                         ret = -ENOMEM;
1072                         goto exit;
1073         }
1074
1075         info.complete = &done;
1076         info.apicid = apicid;
1077         info.cpu = cpu;
1078         INIT_WORK(&task, do_warm_boot_cpu, &info);
1079
1080         tsc_sync_disabled = 1;
1081
1082         /* init low mem mapping */
1083         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
1084                         KERNEL_PGD_PTRS);
1085         flush_tlb_all();
1086         schedule_work(&task);
1087         wait_for_completion(&done);
1088
1089         tsc_sync_disabled = 0;
1090         zap_low_mappings();
1091         ret = 0;
1092 exit:
1093         return ret;
1094 }
1095 #endif
1096
1097 static void smp_tune_scheduling (void)
1098 {
1099         unsigned long cachesize;       /* kB   */
1100         unsigned long bandwidth = 350; /* MB/s */
1101         /*
1102          * Rough estimation for SMP scheduling, this is the number of
1103          * cycles it takes for a fully memory-limited process to flush
1104          * the SMP-local cache.
1105          *
1106          * (For a P5 this pretty much means we will choose another idle
1107          *  CPU almost always at wakeup time (this is due to the small
1108          *  L1 cache), on PIIs it's around 50-100 usecs, depending on
1109          *  the cache size)
1110          */
1111
1112         if (!cpu_khz) {
1113                 /*
1114                  * this basically disables processor-affinity
1115                  * scheduling on SMP without a TSC.
1116                  */
1117                 return;
1118         } else {
1119                 cachesize = boot_cpu_data.x86_cache_size;
1120                 if (cachesize == -1) {
1121                         cachesize = 16; /* Pentiums, 2x8kB cache */
1122                         bandwidth = 100;
1123                 }
1124                 max_cache_size = cachesize * 1024;
1125         }
1126 }
1127
1128 /*
1129  * Cycle through the processors sending APIC IPIs to boot each.
1130  */
1131
1132 static int boot_cpu_logical_apicid;
1133 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1134 void *xquad_portio;
1135 #ifdef CONFIG_X86_NUMAQ
1136 EXPORT_SYMBOL(xquad_portio);
1137 #endif
1138
1139 static void __init smp_boot_cpus(unsigned int max_cpus)
1140 {
1141         int apicid, cpu, bit, kicked;
1142         unsigned long bogosum = 0;
1143
1144         /*
1145          * Setup boot CPU information
1146          */
1147         smp_store_cpu_info(0); /* Final full version of the data */
1148         printk("CPU%d: ", 0);
1149         print_cpu_info(&cpu_data[0]);
1150
1151         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1152         boot_cpu_logical_apicid = logical_smp_processor_id();
1153         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1154
1155         current_thread_info()->cpu = 0;
1156         smp_tune_scheduling();
1157
1158         set_cpu_sibling_map(0);
1159
1160         /*
1161          * If we couldn't find an SMP configuration at boot time,
1162          * get out of here now!
1163          */
1164         if (!smp_found_config && !acpi_lapic) {
1165                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1166                 smpboot_clear_io_apic_irqs();
1167                 phys_cpu_present_map = physid_mask_of_physid(0);
1168                 if (APIC_init_uniprocessor())
1169                         printk(KERN_NOTICE "Local APIC not detected."
1170                                            " Using dummy APIC emulation.\n");
1171                 map_cpu_to_logical_apicid();
1172                 cpu_set(0, cpu_sibling_map[0]);
1173                 cpu_set(0, cpu_core_map[0]);
1174                 return;
1175         }
1176
1177         /*
1178          * Should not be necessary because the MP table should list the boot
1179          * CPU too, but we do it for the sake of robustness anyway.
1180          * Makes no sense to do this check in clustered apic mode, so skip it
1181          */
1182         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1183                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1184                                 boot_cpu_physical_apicid);
1185                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1186         }
1187
1188         /*
1189          * If we couldn't find a local APIC, then get out of here now!
1190          */
1191         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1192                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1193                         boot_cpu_physical_apicid);
1194                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1195                 smpboot_clear_io_apic_irqs();
1196                 phys_cpu_present_map = physid_mask_of_physid(0);
1197                 cpu_set(0, cpu_sibling_map[0]);
1198                 cpu_set(0, cpu_core_map[0]);
1199                 return;
1200         }
1201
1202         verify_local_APIC();
1203
1204         /*
1205          * If SMP should be disabled, then really disable it!
1206          */
1207         if (!max_cpus) {
1208                 smp_found_config = 0;
1209                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1210                 smpboot_clear_io_apic_irqs();
1211                 phys_cpu_present_map = physid_mask_of_physid(0);
1212                 cpu_set(0, cpu_sibling_map[0]);
1213                 cpu_set(0, cpu_core_map[0]);
1214                 return;
1215         }
1216
1217         connect_bsp_APIC();
1218         setup_local_APIC();
1219         map_cpu_to_logical_apicid();
1220
1221
1222         setup_portio_remap();
1223
1224         /*
1225          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1226          *
1227          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1228          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the 
1229          * clustered apic ID.
1230          */
1231         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1232
1233         kicked = 1;
1234         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1235                 apicid = cpu_present_to_apicid(bit);
1236                 /*
1237                  * Don't even attempt to start the boot CPU!
1238                  */
1239                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1240                         continue;
1241
1242                 if (!check_apicid_present(bit))
1243                         continue;
1244                 if (max_cpus <= cpucount+1)
1245                         continue;
1246
1247                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1248                         printk("CPU #%d not responding - cannot use it.\n",
1249                                                                 apicid);
1250                 else
1251                         ++kicked;
1252         }
1253
1254         /*
1255          * Cleanup possible dangling ends...
1256          */
1257         smpboot_restore_warm_reset_vector();
1258
1259         /*
1260          * Allow the user to impress friends.
1261          */
1262         Dprintk("Before bogomips.\n");
1263         for (cpu = 0; cpu < NR_CPUS; cpu++)
1264                 if (cpu_isset(cpu, cpu_callout_map))
1265                         bogosum += cpu_data[cpu].loops_per_jiffy;
1266         printk(KERN_INFO
1267                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1268                 cpucount+1,
1269                 bogosum/(500000/HZ),
1270                 (bogosum/(5000/HZ))%100);
1271         
1272         Dprintk("Before bogocount - setting activated=1.\n");
1273
1274         if (smp_b_stepping)
1275                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1276
1277         /*
1278          * Don't taint if we are running SMP kernel on a single non-MP
1279          * approved Athlon
1280          */
1281         if (tainted & TAINT_UNSAFE_SMP) {
1282                 if (cpucount)
1283                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1284                 else
1285                         tainted &= ~TAINT_UNSAFE_SMP;
1286         }
1287
1288         Dprintk("Boot done.\n");
1289
1290         /*
1291          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1292          * efficiently.
1293          */
1294         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1295                 cpus_clear(cpu_sibling_map[cpu]);
1296                 cpus_clear(cpu_core_map[cpu]);
1297         }
1298
1299         cpu_set(0, cpu_sibling_map[0]);
1300         cpu_set(0, cpu_core_map[0]);
1301
1302         smpboot_setup_io_apic();
1303
1304         setup_boot_APIC_clock();
1305
1306         /*
1307          * Synchronize the TSC with the AP
1308          */
1309         if (cpu_has_tsc && cpucount && cpu_khz)
1310                 synchronize_tsc_bp();
1311 }
1312
1313 /* These are wrappers to interface to the new boot process.  Someone
1314    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1315 void __init smp_prepare_cpus(unsigned int max_cpus)
1316 {
1317         smp_commenced_mask = cpumask_of_cpu(0);
1318         cpu_callin_map = cpumask_of_cpu(0);
1319         mb();
1320         smp_boot_cpus(max_cpus);
1321 }
1322
1323 void __devinit smp_prepare_boot_cpu(void)
1324 {
1325         cpu_set(smp_processor_id(), cpu_online_map);
1326         cpu_set(smp_processor_id(), cpu_callout_map);
1327         cpu_set(smp_processor_id(), cpu_present_map);
1328         cpu_set(smp_processor_id(), cpu_possible_map);
1329         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
1330 }
1331
1332 #ifdef CONFIG_HOTPLUG_CPU
1333 static void
1334 remove_siblinginfo(int cpu)
1335 {
1336         int sibling;
1337         struct cpuinfo_x86 *c = cpu_data;
1338
1339         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1340                 cpu_clear(cpu, cpu_core_map[sibling]);
1341                 /*
1342                  * last thread sibling in this cpu core going down
1343                  */
1344                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1345                         c[sibling].booted_cores--;
1346         }
1347                         
1348         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1349                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1350         cpus_clear(cpu_sibling_map[cpu]);
1351         cpus_clear(cpu_core_map[cpu]);
1352         c[cpu].phys_proc_id = 0;
1353         c[cpu].cpu_core_id = 0;
1354         cpu_clear(cpu, cpu_sibling_setup_map);
1355 }
1356
1357 int __cpu_disable(void)
1358 {
1359         cpumask_t map = cpu_online_map;
1360         int cpu = smp_processor_id();
1361
1362         /*
1363          * Perhaps use cpufreq to drop frequency, but that could go
1364          * into generic code.
1365          *
1366          * We won't take down the boot processor on i386 due to some
1367          * interrupts only being able to be serviced by the BSP.
1368          * Especially so if we're not using an IOAPIC   -zwane
1369          */
1370         if (cpu == 0)
1371                 return -EBUSY;
1372
1373         clear_local_APIC();
1374         /* Allow any queued timer interrupts to get serviced */
1375         local_irq_enable();
1376         mdelay(1);
1377         local_irq_disable();
1378
1379         remove_siblinginfo(cpu);
1380
1381         cpu_clear(cpu, map);
1382         fixup_irqs(map);
1383         /* It's now safe to remove this processor from the online map */
1384         cpu_clear(cpu, cpu_online_map);
1385         return 0;
1386 }
1387
1388 void __cpu_die(unsigned int cpu)
1389 {
1390         /* We don't do anything here: idle task is faking death itself. */
1391         unsigned int i;
1392
1393         for (i = 0; i < 10; i++) {
1394                 /* They ack this in play_dead by setting CPU_DEAD */
1395                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1396                         printk ("CPU %d is now offline\n", cpu);
1397                         if (1 == num_online_cpus())
1398                                 alternatives_smp_switch(0);
1399                         return;
1400                 }
1401                 msleep(100);
1402         }
1403         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1404 }
1405 #else /* ... !CONFIG_HOTPLUG_CPU */
1406 int __cpu_disable(void)
1407 {
1408         return -ENOSYS;
1409 }
1410
1411 void __cpu_die(unsigned int cpu)
1412 {
1413         /* We said "no" in __cpu_disable */
1414         BUG();
1415 }
1416 #endif /* CONFIG_HOTPLUG_CPU */
1417
1418 int __devinit __cpu_up(unsigned int cpu)
1419 {
1420 #ifdef CONFIG_HOTPLUG_CPU
1421         int ret=0;
1422
1423         /*
1424          * We do warm boot only on cpus that had booted earlier
1425          * Otherwise cold boot is all handled from smp_boot_cpus().
1426          * cpu_callin_map is set during AP kickstart process. Its reset
1427          * when a cpu is taken offline from cpu_exit_clear().
1428          */
1429         if (!cpu_isset(cpu, cpu_callin_map))
1430                 ret = __smp_prepare_cpu(cpu);
1431
1432         if (ret)
1433                 return -EIO;
1434 #endif
1435
1436         /* In case one didn't come up */
1437         if (!cpu_isset(cpu, cpu_callin_map)) {
1438                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1439                 local_irq_enable();
1440                 return -EIO;
1441         }
1442
1443         local_irq_enable();
1444         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1445         /* Unleash the CPU! */
1446         cpu_set(cpu, smp_commenced_mask);
1447         while (!cpu_isset(cpu, cpu_online_map))
1448                 cpu_relax();
1449         return 0;
1450 }
1451
1452 void __init smp_cpus_done(unsigned int max_cpus)
1453 {
1454 #ifdef CONFIG_X86_IO_APIC
1455         setup_ioapic_dest();
1456 #endif
1457         zap_low_mappings();
1458 #ifndef CONFIG_HOTPLUG_CPU
1459         /*
1460          * Disable executability of the SMP trampoline:
1461          */
1462         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1463 #endif
1464 }
1465
1466 void __init smp_intr_init(void)
1467 {
1468         /*
1469          * IRQ0 must be given a fixed assignment and initialized,
1470          * because it's used before the IO-APIC is set up.
1471          */
1472         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1473
1474         /*
1475          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1476          * IPI, driven by wakeup.
1477          */
1478         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1479
1480         /* IPI for invalidation */
1481         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1482
1483         /* IPI for generic function call */
1484         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1485 }