143a29dfe8701c3940f56c804a421047398fc672
[linux-2.6.git] / arch / blackfin / mach-bf518 / include / mach / anomaly.h
1 /*
2  * File: include/asm-blackfin/mach-bf518/anomaly.h
3  * Bugs: Enter bugs at http://blackfin.uclinux.org/
4  *
5  * Copyright (C) 2004-2009 Analog Devices Inc.
6  * Licensed under the GPL-2 or later.
7  */
8
9 /* This file shoule be up to date with:
10  *  - Revision B, 02/03/2009; ADSP-BF512/BF514/BF516/BF518 Blackfin Processor Anomaly List
11  */
12
13 #ifndef _MACH_ANOMALY_H_
14 #define _MACH_ANOMALY_H_
15
16 /* Multi-Issue Instruction with dsp32shiftimm in slot1 and P-reg Store in slot2 Not Supported */
17 #define ANOMALY_05000074 (1)
18 /* Rx.H Cannot Be Used to Access 16-bit System MMR Registers */
19 #define ANOMALY_05000122 (1)
20 /* False Hardware Error from an Access in the Shadow of a Conditional Branch */
21 #define ANOMALY_05000245 (1)
22 /* Incorrect Timer Pulse Width in Single-Shot PWM_OUT Mode with External Clock */
23 #define ANOMALY_05000254 (1)
24 /* Sensitivity To Noise with Slow Input Edge Rates on External SPORT TX and RX Clocks */
25 #define ANOMALY_05000265 (1)
26 /* False Hardware Errors Caused by Fetches at the Boundary of Reserved Memory */
27 #define ANOMALY_05000310 (1)
28 /* PPI Underflow Error Goes Undetected in ITU-R 656 Mode */
29 #define ANOMALY_05000366 (1)
30 /* Lockbox SESR Firmware Does Not Save/Restore Full Context */
31 #define ANOMALY_05000405 (1)
32 /* Lockbox Firmware Memory Cleanup Routine Does not Clear Registers */
33 #define ANOMALY_05000408 (1)
34 /* Speculative Fetches Can Cause Undesired External FIFO Operations */
35 #define ANOMALY_05000416 (1)
36 /* TWI Fall Time (Tof) May Violate the Minimum I2C Specification */
37 #define ANOMALY_05000421 (1)
38 /* TWI Input Capacitance (Ci) May Violate the Maximum I2C Specification */
39 #define ANOMALY_05000422 (1)
40 /* Speculative Fetches of Indirect-Pointer Instructions Can Cause False Hardware Errors */
41 #define ANOMALY_05000426 (1)
42 /* Software System Reset Corrupts PLL_LOCKCNT Register */
43 #define ANOMALY_05000430 (1)
44 /* Incorrect Use of Stack in Lockbox Firmware During Authentication */
45 #define ANOMALY_05000431 (1)
46 /* Certain SIC Registers are not Reset After Soft or Core Double Fault Reset */
47 #define ANOMALY_05000435 (1)
48 /* PORTx_DRIVE and PORTx_HYSTERESIS Registers Read Back Incorrect Values */
49 #define ANOMALY_05000438 (1)
50 /* Preboot Cannot be Used to Program the PLL_DIV Register */
51 #define ANOMALY_05000439 (1)
52 /* bfrom_SysControl() Cannot be Used to Write the PLL_DIV Register */
53 #define ANOMALY_05000440 (1)
54 /* IFLUSH Instruction at End of Hardware Loop Causes Infinite Stall */
55 #define ANOMALY_05000443 (1)
56 /* Incorrect L1 Instruction Bank B Memory Map Location */
57 #define ANOMALY_05000444 (1)
58 /* Incorrect Default Hysteresis Setting for RESET, NMI, and BMODE Signals */
59 #define ANOMALY_05000452 (1)
60 /* PWM_TRIPB Signal Not Available on PG10 */
61 #define ANOMALY_05000453 (1)
62 /* PPI_FS3 is Driven One Half Cycle Later Than PPI Data */
63 #define ANOMALY_05000455 (1)
64
65 /* Anomalies that don't exist on this proc */
66 #define ANOMALY_05000125 (0)
67 #define ANOMALY_05000158 (0)
68 #define ANOMALY_05000183 (0)
69 #define ANOMALY_05000198 (0)
70 #define ANOMALY_05000230 (0)
71 #define ANOMALY_05000244 (0)
72 #define ANOMALY_05000261 (0)
73 #define ANOMALY_05000263 (0)
74 #define ANOMALY_05000266 (0)
75 #define ANOMALY_05000273 (0)
76 #define ANOMALY_05000278 (0)
77 #define ANOMALY_05000285 (0)
78 #define ANOMALY_05000305 (0)
79 #define ANOMALY_05000307 (0)
80 #define ANOMALY_05000311 (0)
81 #define ANOMALY_05000312 (0)
82 #define ANOMALY_05000323 (0)
83 #define ANOMALY_05000353 (0)
84 #define ANOMALY_05000363 (0)
85 #define ANOMALY_05000380 (0)
86 #define ANOMALY_05000386 (0)
87 #define ANOMALY_05000412 (0)
88 #define ANOMALY_05000432 (0)
89
90 #endif