Merge branch 'next' of git://git.kernel.org/pub/scm/linux/kernel/git/benh/powerpc
[linux-2.6.git] / arch / arm / plat-samsung / irq-uart.c
1 /* arch/arm/plat-samsung/irq-uart.c
2  *      originally part of arch/arm/plat-s3c64xx/irq.c
3  *
4  * Copyright 2008 Openmoko, Inc.
5  * Copyright 2008 Simtec Electronics
6  *      Ben Dooks <ben@simtec.co.uk>
7  *      http://armlinux.simtec.co.uk/
8  *
9  * Samsung- UART Interrupt handling
10  *
11  * This program is free software; you can redistribute it and/or modify
12  * it under the terms of the GNU General Public License version 2 as
13  * published by the Free Software Foundation.
14  */
15
16 #include <linux/kernel.h>
17 #include <linux/interrupt.h>
18 #include <linux/serial_core.h>
19 #include <linux/irq.h>
20 #include <linux/io.h>
21
22 #include <mach/map.h>
23 #include <plat/irq-uart.h>
24 #include <plat/regs-serial.h>
25 #include <plat/cpu.h>
26
27 /* Note, we make use of the fact that the parent IRQs, IRQ_UART[0..3]
28  * are consecutive when looking up the interrupt in the demux routines.
29  */
30 static void s3c_irq_demux_uart(unsigned int irq, struct irq_desc *desc)
31 {
32         struct s3c_uart_irq *uirq = desc->irq_data.handler_data;
33         u32 pend = __raw_readl(uirq->regs + S3C64XX_UINTP);
34         int base = uirq->base_irq;
35
36         if (pend & (1 << 0))
37                 generic_handle_irq(base);
38         if (pend & (1 << 1))
39                 generic_handle_irq(base + 1);
40         if (pend & (1 << 2))
41                 generic_handle_irq(base + 2);
42         if (pend & (1 << 3))
43                 generic_handle_irq(base + 3);
44 }
45
46 static void __init s3c_init_uart_irq(struct s3c_uart_irq *uirq)
47 {
48         void __iomem *reg_base = uirq->regs;
49         struct irq_chip_generic *gc;
50         struct irq_chip_type *ct;
51
52         /* mask all interrupts at the start. */
53         __raw_writel(0xf, reg_base + S3C64XX_UINTM);
54
55         gc = irq_alloc_generic_chip("s3c-uart", 1, uirq->base_irq, reg_base,
56                                     handle_level_irq);
57
58         if (!gc) {
59                 pr_err("%s: irq_alloc_generic_chip for IRQ %u failed\n",
60                        __func__, uirq->base_irq);
61                 return;
62         }
63
64         ct = gc->chip_types;
65         ct->chip.irq_ack = irq_gc_ack_set_bit;
66         ct->chip.irq_mask = irq_gc_mask_set_bit;
67         ct->chip.irq_unmask = irq_gc_mask_clr_bit;
68         ct->regs.ack = S3C64XX_UINTP;
69         ct->regs.mask = S3C64XX_UINTM;
70         irq_setup_generic_chip(gc, IRQ_MSK(4), IRQ_GC_INIT_MASK_CACHE,
71                                IRQ_NOREQUEST | IRQ_NOPROBE, 0);
72
73         irq_set_handler_data(uirq->parent_irq, uirq);
74         irq_set_chained_handler(uirq->parent_irq, s3c_irq_demux_uart);
75 }
76
77 /**
78  * s3c_init_uart_irqs() - initialise UART IRQs and the necessary demuxing
79  * @irq: The interrupt data for registering
80  * @nr_irqs: The number of interrupt descriptions in @irq.
81  *
82  * Register the UART interrupts specified by @irq including the demuxing
83  * routines. This supports the S3C6400 and newer style of devices.
84  */
85 void __init s3c_init_uart_irqs(struct s3c_uart_irq *irq, unsigned int nr_irqs)
86 {
87         for (; nr_irqs > 0; nr_irqs--, irq++)
88                 s3c_init_uart_irq(irq);
89 }