arm: tegra: Enable MC early ACK and scoreboard
[linux-2.6.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/suspend.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  *
6  * Author:
7  *      Colin Cross <ccross@google.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20
21 #ifndef _MACH_TEGRA_SUSPEND_H_
22 #define _MACH_TEGRA_SUSPEND_H_
23
24 enum tegra_suspend_mode {
25         TEGRA_SUSPEND_NONE = 0,
26         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
27         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
28         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
29         TEGRA_MAX_SUSPEND_MODE,
30 };
31
32 struct tegra_suspend_platform_data {
33         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
34         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
35         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
36         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
37         bool corereq_high;         /* Core power request active-high */
38         bool sysclkreq_high;       /* System clock request is active-high */
39         enum tegra_suspend_mode suspend_mode;
40 };
41
42 unsigned long tegra_cpu_power_good_time(void);
43 unsigned long tegra_cpu_power_off_time(void);
44
45 #define TEGRA_POWER_SDRAM_SELFREFRESH   0x400   /* SDRAM is in self-refresh */
46
47 #define TEGRA_POWER_CLUSTER_G           0x1000  /* G CPU */
48 #define TEGRA_POWER_CLUSTER_LP          0x2000  /* LP CPU */
49 #define TEGRA_POWER_CLUSTER_MASK        0x3000
50 #define TEGRA_POWER_CLUSTER_IMMEDIATE   0x4000  /* Immediate wake */
51 #define TEGRA_POWER_CLUSTER_FORCE       0x8000  /* Force switch */
52
53 #define FLOW_CTRL_HALT_CPU(cpu) (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + \
54         ((cpu) == 0 ? 0x8 : (0x18 + 8 * ((cpu) - 1))))
55 #define FLOW_CTRL_CPU_CSR(cpu)  (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + \
56         ((cpu) == 0 ? 0x0 : (0x4 + cpu * 0x10)))
57
58 #define FLOW_CTRL_CLUSTER_CONTROL \
59         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
60 #define FLOW_CTRL_CPU_CSR_IMMEDIATE_WAKE        (1<<3)
61 #define FLOW_CTRL_CPU_CSR_SWITCH_CLUSTER        (1<<2)
62
63 #define FUSE_SKU_DIRECT_CONFIG \
64         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
65 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
66 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
67
68 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
69 void tegra2_lp0_suspend_init(void);
70 #else
71 static inline void tegra2_lp0_suspend_init(void)
72 {
73 }
74 #endif
75 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
76
77 void tegra_idle_lp2(void);
78
79 #if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
80 int tegra_auto_hotplug_init(void);
81 void tegra_auto_hotplug_exit(void);
82 void tegra_auto_hotplug_governor(unsigned int cpu_freq);
83 #else
84 static inline int tegra_auto_hotplug_init(void)
85 { return 0; }
86 static inline void tegra_auto_hotplug_exit(void)
87 { }
88 static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq)
89 { }
90 #endif
91
92 u64 tegra_rtc_read_ms(void);
93
94 /*
95  * Callbacks for platform drivers to implement.
96  */
97 extern void (*tegra_deep_sleep)(int);
98
99 void tegra_idle_lp2_last(unsigned int flags);
100 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
101 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
102 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
103 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
104 { return -EPERM; }
105 #define tegra_cluster_switch_prolog(flags) do {} while(0)
106 #define tegra_cluster_switch_epilog(flags) do {} while(0)
107 static inline bool is_g_cluster_present(void)
108 { return true; }
109 static inline unsigned int is_lp_cluster(void)
110 { return 0; }
111 static inline unsigned long tegra_get_lpcpu_max_rate(void)
112 { return 0; }
113 #define tegra_lp0_suspend_mc() do {} while(0)
114 #define tegra_lp0_resume_mc() do {} while(0)
115 #else
116 #define INSTRUMENT_CLUSTER_SWITCH 1     /* Should be zero for shipping code */
117 #define DEBUG_CLUSTER_SWITCH 1          /* Should be zero for shipping code */
118 int tegra_cluster_control(unsigned int us, unsigned int flags);
119 void tegra_cluster_switch_prolog(unsigned int flags);
120 void tegra_cluster_switch_epilog(unsigned int flags);
121 static inline bool is_g_cluster_present(void)
122 {
123         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
124         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
125                 return false;
126         return true;
127 }
128 static inline unsigned int is_lp_cluster(void)
129 {
130         unsigned int reg;
131         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
132         return (reg & 1); /* 0 == G, 1 == LP*/
133 }
134 unsigned long tegra_get_lpcpu_max_rate(void);
135 void tegra_lp0_suspend_mc(void);
136 void tegra_lp0_resume_mc(void);
137 #endif
138
139 #if DEBUG_CLUSTER_SWITCH
140 extern unsigned int tegra_cluster_debug;
141 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
142 #else
143 #define DEBUG_CLUSTER(x) do { } while (0)
144 #endif
145
146 static inline void flowctrl_writel(unsigned long val, void __iomem *addr)
147 {
148         writel(val, addr);
149 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
150         wmb();
151 #endif
152         (void)__raw_readl(addr);
153 }
154
155 #endif /* _MACH_TEGRA_SUSPEND_H_ */