ARM: tegra: Add prototypes for subsystem suspend functions
[linux-2.6.git] / arch / arm / mach-tegra / irq.c
1 /*
2  * Copyright (C) 2010 Google, Inc.
3  *
4  * Author:
5  *      Colin Cross <ccross@google.com>
6  *
7  * Copyright (C) 2010, NVIDIA Corporation
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/init.h>
22 #include <linux/interrupt.h>
23 #include <linux/irq.h>
24 #include <linux/io.h>
25
26 #include <asm/hardware/gic.h>
27
28 #include <mach/iomap.h>
29 #include <mach/suspend.h>
30
31 #include "board.h"
32
33 #define INT_SYS_NR      (INT_GPIO_BASE - INT_PRI_BASE)
34 #define INT_SYS_SZ      (INT_SEC_BASE - INT_PRI_BASE)
35 #define PPI_NR          ((INT_SYS_NR+INT_SYS_SZ-1)/INT_SYS_SZ)
36
37 #define APBDMA_IRQ_STA_CPU  0x14
38 #define APBDMA_IRQ_MASK_SET 0x20
39 #define APBDMA_IRQ_MASK_CLR 0x24
40
41 #define ICTLR_CPU_IER           0x20
42 #define ICTLR_CPU_IER_SET       0x24
43 #define ICTLR_CPU_IER_CLR       0x28
44 #define ICTLR_CPU_IEP_CLASS     0x2c
45 #define ICTLR_COP_IER           0x30
46 #define ICTLR_COP_IER_SET       0x34
47 #define ICTLR_COP_IER_CLR       0x38
48 #define ICTLR_COP_IEP_CLASS     0x3c
49
50 static void (*tegra_gic_mask_irq)(struct irq_data *d);
51 static void (*tegra_gic_unmask_irq)(struct irq_data *d);
52
53 #define irq_to_ictlr(irq) (((irq) - 32) >> 5)
54 static void __iomem *tegra_ictlr_base = IO_ADDRESS(TEGRA_PRIMARY_ICTLR_BASE);
55 #define ictlr_to_virt(ictlr) (tegra_ictlr_base + (ictlr) * 0x100)
56
57 static void tegra_mask(struct irq_data *d)
58 {
59         void __iomem *addr = ictlr_to_virt(irq_to_ictlr(d->irq));
60         tegra_gic_mask_irq(d);
61         writel(1 << (d->irq & 31), addr+ICTLR_CPU_IER_CLR);
62 }
63
64 static void tegra_unmask(struct irq_data *d)
65 {
66         void __iomem *addr = ictlr_to_virt(irq_to_ictlr(d->irq));
67         tegra_gic_unmask_irq(d);
68         writel(1<<(d->irq&31), addr+ICTLR_CPU_IER_SET);
69 }
70
71 #ifdef CONFIG_PM
72
73 static int tegra_set_wake(struct irq_data *d, unsigned int on)
74 {
75         return 0;
76 }
77 #endif
78
79 static struct irq_chip tegra_irq = {
80         .name           = "PPI",
81         .irq_mask       = tegra_mask,
82         .irq_unmask     = tegra_unmask,
83 #ifdef CONFIG_PM
84         .irq_set_wake   = tegra_set_wake,
85 #endif
86 };
87
88 void __init tegra_init_irq(void)
89 {
90         struct irq_chip *gic;
91         unsigned int i;
92
93         for (i = 0; i < PPI_NR; i++) {
94                 writel(~0, ictlr_to_virt(i) + ICTLR_CPU_IER_CLR);
95                 writel(0, ictlr_to_virt(i) + ICTLR_CPU_IEP_CLASS);
96         }
97
98         gic_init(0, 29, IO_ADDRESS(TEGRA_ARM_INT_DIST_BASE),
99                  IO_ADDRESS(TEGRA_ARM_PERIF_BASE + 0x100));
100
101         gic = get_irq_chip(29);
102         tegra_gic_unmask_irq = gic->irq_unmask;
103         tegra_gic_mask_irq = gic->irq_mask;
104         tegra_irq.irq_ack = gic->irq_ack;
105 #ifdef CONFIG_SMP
106         tegra_irq.irq_set_affinity = gic->irq_set_affinity;
107 #endif
108
109         for (i = INT_PRI_BASE; i < INT_GPIO_BASE; i++) {
110                 set_irq_chip(i, &tegra_irq);
111                 set_irq_handler(i, handle_level_irq);
112                 set_irq_flags(i, IRQF_VALID);
113         }
114 }
115
116 #ifdef CONFIG_PM
117 static u32 cop_ier[PPI_NR];
118 static u32 cpu_ier[PPI_NR];
119 static u32 cpu_iep[PPI_NR];
120
121 void tegra_irq_suspend(void)
122 {
123         unsigned long flags;
124         int i;
125
126         for (i = INT_PRI_BASE; i < INT_GPIO_BASE; i++) {
127                 struct irq_desc *desc = irq_to_desc(i);
128                 if (!desc)
129                         continue;
130                 if (desc->status & IRQ_WAKEUP) {
131                         pr_debug("irq %d is wakeup\n", i);
132                         continue;
133                 }
134                 disable_irq(i);
135         }
136
137         local_irq_save(flags);
138         for (i = 0; i < PPI_NR; i++) {
139                 void __iomem *ictlr = ictlr_to_virt(i);
140                 cpu_ier[i] = readl(ictlr + ICTLR_CPU_IER);
141                 cpu_iep[i] = readl(ictlr + ICTLR_CPU_IEP_CLASS);
142                 cop_ier[i] = readl(ictlr + ICTLR_COP_IER);
143                 writel(~0, ictlr + ICTLR_COP_IER_CLR);
144         }
145         local_irq_restore(flags);
146 }
147
148 void tegra_irq_resume(void)
149 {
150         unsigned long flags;
151         int i;
152
153         local_irq_save(flags);
154         for (i = 0; i < PPI_NR; i++) {
155                 void __iomem *ictlr = ictlr_to_virt(i);
156                 writel(cpu_iep[i], ictlr + ICTLR_CPU_IEP_CLASS);
157                 writel(~0ul, ictlr + ICTLR_CPU_IER_CLR);
158                 writel(cpu_ier[i], ictlr + ICTLR_CPU_IER_SET);
159                 writel(0, ictlr + ICTLR_COP_IEP_CLASS);
160                 writel(~0ul, ictlr + ICTLR_COP_IER_CLR);
161                 writel(cop_ier[i], ictlr + ICTLR_COP_IER_SET);
162         }
163         local_irq_restore(flags);
164
165         for (i = INT_PRI_BASE; i < INT_GPIO_BASE; i++) {
166                 struct irq_desc *desc = irq_to_desc(i);
167                 if (!desc || (desc->status & IRQ_WAKEUP))
168                         continue;
169                 enable_irq(i);
170         }
171 }
172 #endif