[ARM/tegra] Add Tegra3 support
[linux-2.6.git] / arch / arm / mach-tegra / include / mach / iomap.h
1 /*
2  * arch/arm/mach-tegra/include/mach/iomap.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  *
6  * Author:
7  *      Colin Cross <ccross@google.com>
8  *      Erik Gilling <konkers@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21 #ifndef __MACH_TEGRA_IOMAP_H
22 #define __MACH_TEGRA_IOMAP_H
23
24 #include <asm/sizes.h>
25
26 #define TEGRA_IRAM_BASE                 0x40000000
27 #define TEGRA_IRAM_SIZE                 SZ_256K
28
29 #define TEGRA_HOST1X_BASE               0x50000000
30 #define TEGRA_HOST1X_SIZE               0x24000
31
32 #define TEGRA_ARM_PERIF_BASE            0x50040000
33 #define TEGRA_ARM_PERIF_SIZE            SZ_8K
34
35 #define TEGRA_ARM_PL310_BASE            0x50043000
36 #define TEGRA_ARM_PL310_SIZE            SZ_4K
37
38 #define TEGRA_ARM_INT_DIST_BASE         0x50041000
39 #define TEGRA_ARM_INT_DIST_SIZE         SZ_4K
40
41 #define TEGRA_MPE_BASE                  0x54040000
42 #define TEGRA_MPE_SIZE                  SZ_256K
43
44 #define TEGRA_VI_BASE                   0x54080000
45 #define TEGRA_VI_SIZE                   SZ_256K
46
47 #define TEGRA_ISP_BASE                  0x54100000
48 #define TEGRA_ISP_SIZE                  SZ_256K
49
50 #define TEGRA_DISPLAY_BASE              0x54200000
51 #define TEGRA_DISPLAY_SIZE              SZ_256K
52
53 #define TEGRA_DISPLAY2_BASE             0x54240000
54 #define TEGRA_DISPLAY2_SIZE             SZ_256K
55
56 #define TEGRA_HDMI_BASE                 0x54280000
57 #define TEGRA_HDMI_SIZE                 SZ_256K
58
59 #define TEGRA_DSI_BASE                  0x54300000
60 #define TEGRA_DSI_SIZE                  SZ_256K
61
62 #if defined(CONFIG_ARCH_TEGRA_2x_SOC)
63
64 #define TEGRA_GART_BASE                 0x58000000
65 #define TEGRA_GART_SIZE                 SZ_32M
66
67 #endif
68
69 #if defined(CONFIG_ARCH_TEGRA_3x_SOC)
70
71 #define TEGRA_SMMU_BASE                 0xe0000000
72 #define TEGRA_SMMU_SIZE                 SZ_256M
73
74 #endif
75
76 #define TEGRA_RES_SEMA_SIZE             SZ_4K
77 #define TEGRA_RES_SEMA_BASE             0x60001000
78
79 #define TEGRA_ARB_SEMA_BASE             0x60002000
80 #define TEGRA_ARB_SEMA_SIZE             SZ_4K
81
82 #define TEGRA_PRIMARY_ICTLR_BASE        0x60004000
83 #define TEGRA_PRIMARY_ICTLR_SIZE        64
84
85 #define TEGRA_ARBGNT_ICTLR_BASE         0x60004040
86 #define TEGRA_ARBGNT_ICTLR_SIZE         192
87
88 #define TEGRA_SECONDARY_ICTLR_BASE      0x60004100
89 #define TEGRA_SECONDARY_ICTLR_SIZE      64
90
91 #define TEGRA_TERTIARY_ICTLR_BASE       0x60004200
92 #define TEGRA_TERTIARY_ICTLR_SIZE       64
93
94 #define TEGRA_QUATERNARY_ICTLR_BASE     0x60004300
95 #define TEGRA_QUATERNARY_ICTLR_SIZE     64
96
97 #if defined(CONFIG_ARCH_TEGRA_3x_SOC)
98
99 #define TEGRA_QUINARY_ICTLR_BASE        0x60004400
100 #define TEGRA_QUINARY_ICTLR_SIZE        SZ_64
101
102 #endif
103
104 #define TEGRA_TMR1_BASE                 0x60005000
105 #define TEGRA_TMR1_SIZE                 SZ_8
106
107 #define TEGRA_TMR2_BASE                 0x60005008
108 #define TEGRA_TMR2_SIZE                 SZ_8
109
110 #define TEGRA_TMRUS_BASE                0x60005010
111 #define TEGRA_TMRUS_SIZE                64
112
113 #define TEGRA_TMR3_BASE                 0x60005050
114 #define TEGRA_TMR3_SIZE                 SZ_8
115
116 #define TEGRA_TMR4_BASE                 0x60005058
117 #define TEGRA_TMR4_SIZE                 SZ_8
118
119 #if defined(CONFIG_ARCH_TEGRA_3x_SOC)
120
121 #define TEGRA_TMR5_BASE                 0x60005060
122 #define TEGRA_TMR5_SIZE                 SZ_8
123
124 #define TEGRA_TMR6_BASE                 0x60005068
125 #define TEGRA_TMR6_SIZE                 SZ_8
126
127 #define TEGRA_TMR7_BASE                 0x60005070
128 #define TEGRA_TMR7_SIZE                 SZ_8
129
130 #define TEGRA_TMR8_BASE                 0x60005078
131 #define TEGRA_TMR8_SIZE                 SZ_8
132
133 #define TEGRA_TMR9_BASE                 0x60005080
134 #define TEGRA_TMR9_SIZE                 SZ_8
135
136 #define TEGRA_TMR10_BASE                0x60005088
137 #define TEGRA_TMR10_SIZE                SZ_8
138
139 #endif
140
141 #define TEGRA_CLK_RESET_BASE            0x60006000
142 #define TEGRA_CLK_RESET_SIZE            SZ_4K
143
144 #define TEGRA_FLOW_CTRL_BASE            0x60007000
145 #define TEGRA_FLOW_CTRL_SIZE            20
146
147 #define TEGRA_AHB_DMA_BASE              0x60008000
148 #define TEGRA_AHB_DMA_SIZE              SZ_4K
149
150 #define TEGRA_AHB_DMA_CH0_BASE          0x60009000
151 #define TEGRA_AHB_DMA_CH0_SIZE          32
152
153 #define TEGRA_APB_DMA_BASE              0x6000A000
154 #define TEGRA_APB_DMA_SIZE              SZ_4K
155
156 #define TEGRA_APB_DMA_CH0_BASE          0x6000B000
157 #define TEGRA_APB_DMA_CH0_SIZE          32
158
159 #define TEGRA_AHB_GIZMO_BASE            0x6000C004
160 #define TEGRA_AHB_GIZMO_SIZE            0x10C
161
162 #define TEGRA_STATMON_BASE              0x6000C400
163 #define TEGRA_STATMON_SIZE              SZ_1K
164
165 #define TEGRA_GPIO_BASE                 0x6000D000
166 #define TEGRA_GPIO_SIZE                 SZ_4K
167
168 #define TEGRA_EXCEPTION_VECTORS_BASE    0x6000F000
169 #define TEGRA_EXCEPTION_VECTORS_SIZE    SZ_4K
170
171 #define TEGRA_BSEA_BASE                 0x60010000
172 #define TEGRA_BSEA_SIZE                 SZ_4K
173
174 #define TEGRA_VDE_BASE                  0x6001A000
175 #define TEGRA_VDE_SIZE                  (SZ_8K + SZ_4K - SZ_256)
176
177 #define TEGRA_APB_MISC_BASE             0x70000000
178 #define TEGRA_APB_MISC_SIZE             SZ_4K
179
180 #define TEGRA_APB_MISC_DAS_BASE         0x70000c00
181 #define TEGRA_APB_MISC_DAS_SIZE         SZ_128
182
183 #if defined(CONFIG_ARCH_TEGRA_2x_SOC)
184
185 #define TEGRA_AC97_BASE                 0x70002000
186 #define TEGRA_AC97_SIZE                 SZ_512
187
188 #define TEGRA_SPDIF_BASE                0x70002400
189 #define TEGRA_SPDIF_SIZE                SZ_512
190
191 #define TEGRA_I2S1_BASE                 0x70002800
192 #define TEGRA_I2S1_SIZE                 SZ_256
193
194 #define TEGRA_I2S2_BASE                 0x70002A00
195 #define TEGRA_I2S2_SIZE                 SZ_256
196
197 #elif defined(CONFIG_ARCH_TEGRA_3x_SOC)
198
199 #define TEGRA_HDA_BASE                  0x70030000
200 #define TEGRA_HDA_SIZE                  SZ_64K
201
202 #define TEGRA_AUDIO_CLUSTER_BASE        0x70080000
203 #define TEGRA_AUDIO_CLUSTER_SIZE        SZ_4K
204
205 #define TEGRA_APBIF0_BASE               TEGRA_AUDIO_CLUSTER_BASE
206 #define TEGRA_APBIF0_SIZE               32
207
208 #define TEGRA_APBIF1_BASE               0x70080020
209 #define TEGRA_APBIF1_SIZE               32
210
211 #define TEGRA_APBIF2_BASE               0x70080040
212 #define TEGRA_APBIF2_SIZE               32
213
214 #define TEGRA_APBIF3_BASE               0x70080060
215 #define TEGRA_APBIF3_SIZE               32
216
217 #define TEGRA_AHUB_BASE                 0x70080200
218 #define TEGRA_AHUB_SIZE                 SZ_256
219
220 #define TEGRA_I2S0_BASE                 0x70080300
221 #define TEGRA_I2S0_SIZE                 SZ_256
222
223 #define TEGRA_I2S1_BASE                 0x70080400
224 #define TEGRA_I2S1_SIZE                 SZ_256
225
226 #define TEGRA_I2S2_BASE                 0x70080500
227 #define TEGRA_I2S2_SIZE                 SZ_256
228
229 #define TEGRA_I2S3_BASE                 0x70080600
230 #define TEGRA_I2S3_SIZE                 SZ_256
231
232 #define TEGRA_I2S4_BASE                 0x70080700
233 #define TEGRA_I2S4_SIZE                 SZ_256
234
235 #define TEGRA_DAM0_BASE                 0x70080800
236 #define TEGRA_DAM0_SIZE                 SZ_256
237
238 #define TEGRA_DAM1_BASE                 0x70080900
239 #define TEGRA_DAM1_SIZE                 SZ_256
240
241 #define TEGRA_DAM2_BASE                 0x70080A00
242 #define TEGRA_DAM2_SIZE                 SZ_256
243
244 #define TEGRA_SPDIF_BASE                0x70080B00
245 #define TEGRA_SPDIF_SIZE                SZ_256
246
247 #endif
248
249 #define TEGRA_UARTA_BASE                0x70006000
250 #define TEGRA_UARTA_SIZE                64
251
252 #define TEGRA_UARTB_BASE                0x70006040
253 #define TEGRA_UARTB_SIZE                64
254
255 #define TEGRA_UARTC_BASE                0x70006200
256 #define TEGRA_UARTC_SIZE                SZ_256
257
258 #define TEGRA_UARTD_BASE                0x70006300
259 #define TEGRA_UARTD_SIZE                SZ_256
260
261 #define TEGRA_UARTE_BASE                0x70006400
262 #define TEGRA_UARTE_SIZE                SZ_256
263
264 #define TEGRA_NAND_BASE                 0x70008000
265 #define TEGRA_NAND_SIZE                 SZ_256
266
267 #define TEGRA_HSMMC_BASE                0x70008500
268 #define TEGRA_HSMMC_SIZE                SZ_256
269
270 #define TEGRA_SNOR_BASE                 0x70009000
271 #define TEGRA_SNOR_SIZE                 SZ_4K
272
273 #define TEGRA_PWFM_BASE                 0x7000A000
274 #define TEGRA_PWFM_SIZE                 SZ_256
275
276 #define TEGRA_PWFM0_BASE                0x7000A000
277 #define TEGRA_PWFM0_SIZE                4
278
279 #define TEGRA_PWFM1_BASE                0x7000A010
280 #define TEGRA_PWFM1_SIZE                4
281
282 #define TEGRA_PWFM2_BASE                0x7000A020
283 #define TEGRA_PWFM2_SIZE                4
284
285 #define TEGRA_PWFM3_BASE                0x7000A030
286 #define TEGRA_PWFM3_SIZE                4
287
288 #define TEGRA_MIPI_BASE                 0x7000B000
289 #define TEGRA_MIPI_SIZE                 SZ_256
290
291 #define TEGRA_I2C_BASE                  0x7000C000
292 #define TEGRA_I2C_SIZE                  SZ_256
293
294 #define TEGRA_TWC_BASE                  0x7000C100
295 #define TEGRA_TWC_SIZE                  SZ_256
296
297 #if defined(CONFIG_ARCH_TEGRA_2x_SOC)
298
299 #define TEGRA_SPI_BASE                  0x7000C380
300 #define TEGRA_SPI_SIZE                  48
301
302 #elif defined(CONFIG_ARCH_TEGRA_3x_SOC)
303
304 #define TEGRA_DTV_BASE                  0x7000C300
305 #define TEGRA_DTV_SIZE                  SZ_256
306
307 #endif
308
309 #define TEGRA_I2C2_BASE                 0x7000C400
310 #define TEGRA_I2C2_SIZE                 SZ_256
311
312 #define TEGRA_I2C3_BASE                 0x7000C500
313 #define TEGRA_I2C3_SIZE                 SZ_256
314
315 #define TEGRA_OWR_BASE                  0x7000C600
316 #define TEGRA_OWR_SIZE                  80
317
318 #if defined(CONFIG_ARCH_TEGRA_2x_SOC)
319
320 #define TEGRA_DVC_BASE                  0x7000D000
321 #define TEGRA_DVC_SIZE                  SZ_512
322
323 #else
324
325 #define TEGRA_I2C4_BASE                 0x7000C700
326 #define TEGRA_I2C4_SIZE                 SZ_512
327
328 #define TEGRA_I2C5_BASE                 0x7000D000
329 #define TEGRA_I2C5_SIZE                 SZ_512
330
331 #endif
332
333 #define TEGRA_SPI1_BASE                 0x7000D400
334 #define TEGRA_SPI1_SIZE                 SZ_512
335
336 #define TEGRA_SPI2_BASE                 0x7000D600
337 #define TEGRA_SPI2_SIZE                 SZ_512
338
339 #define TEGRA_SPI3_BASE                 0x7000D800
340 #define TEGRA_SPI3_SIZE                 SZ_512
341
342 #define TEGRA_SPI4_BASE                 0x7000DA00
343 #define TEGRA_SPI4_SIZE                 SZ_512
344
345 #if defined(CONFIG_ARCH_TEGRA_3x_SOC)
346
347 #define TEGRA_SPI5_BASE                 0x7000DC00
348 #define TEGRA_SPI5_SIZE                 SZ_512
349
350 #define TEGRA_SPI6_BASE                 0x7000DE00
351 #define TEGRA_SPI6_SIZE                 SZ_512
352
353 #endif
354
355 #define TEGRA_RTC_BASE                  0x7000E000
356 #define TEGRA_RTC_SIZE                  SZ_256
357
358 #define TEGRA_KBC_BASE                  0x7000E200
359 #define TEGRA_KBC_SIZE                  SZ_256
360
361 #define TEGRA_PMC_BASE                  0x7000E400
362 #define TEGRA_PMC_SIZE                  SZ_256
363
364 #define TEGRA_MC_BASE                   0x7000F000
365 #define TEGRA_MC_SIZE                   SZ_1K
366
367 #define TEGRA_EMC_BASE                  0x7000F400
368 #define TEGRA_EMC_SIZE                  SZ_1K
369
370 #define TEGRA_FUSE_BASE                 0x7000F800
371 #define TEGRA_FUSE_SIZE                 SZ_1K
372
373 #define TEGRA_KFUSE_BASE                0x7000FC00
374 #define TEGRA_KFUSE_SIZE                SZ_1K
375
376 #define TEGRA_CSITE_BASE                0x70040000
377 #define TEGRA_CSITE_SIZE                SZ_256K
378
379 #if defined(CONFIG_ARCH_TEGRA_2x_SOC)
380
381 #define TEGRA_USB_BASE                  0xC5000000
382 #define TEGRA_USB_SIZE                  SZ_16K
383
384 #define TEGRA_USB2_BASE                 0xC5004000
385 #define TEGRA_USB2_SIZE                 SZ_16K
386
387 #define TEGRA_USB3_BASE                 0xC5008000
388 #define TEGRA_USB3_SIZE                 SZ_16K
389
390 #define TEGRA_SDMMC1_BASE               0xC8000000
391 #define TEGRA_SDMMC1_SIZE               SZ_512
392
393 #define TEGRA_SDMMC2_BASE               0xC8000200
394 #define TEGRA_SDMMC2_SIZE               SZ_512
395
396 #define TEGRA_SDMMC3_BASE               0xC8000400
397 #define TEGRA_SDMMC3_SIZE               SZ_512
398
399 #define TEGRA_SDMMC4_BASE               0xC8000600
400 #define TEGRA_SDMMC4_SIZE               SZ_512
401
402 #elif defined(CONFIG_ARCH_TEGRA_3x_SOC)
403
404 #define TEGRA_SATA_BASE                 0x70020000
405 #define TEGRA_SATA_SIZE                 SZ_64K
406
407 #define TEGRA_SATA_CONFIG_BASE          0x70021000
408 #define TEGRA_SATA_CONFIG_SIZE          SZ_4K
409
410 #define TEGRA_SATA_BAR5_BASE            0x70027000
411 #define TEGRA_SATA_BAR5_SIZE            SZ_8K
412
413 #define TEGRA_SDMMC1_BASE               0x78000000
414 #define TEGRA_SDMMC1_SIZE               SZ_512
415
416 #define TEGRA_SDMMC2_BASE               0x78000200
417 #define TEGRA_SDMMC2_SIZE               SZ_512
418
419 #define TEGRA_SDMMC3_BASE               0x78000400
420 #define TEGRA_SDMMC3_SIZE               SZ_512
421
422 #define TEGRA_SDMMC4_BASE               0x78000600
423 #define TEGRA_SDMMC4_SIZE               SZ_512
424
425 #define TEGRA_USB_BASE                  0x7D000000
426 #define TEGRA_USB_SIZE                  SZ_16K
427
428 #define TEGRA_USB2_BASE                 0x7D004000
429 #define TEGRA_USB2_SIZE                 SZ_16K
430
431 #define TEGRA_USB3_BASE                 0x7D008000
432 #define TEGRA_USB3_SIZE                 SZ_16K
433
434 #endif
435
436 #if defined(CONFIG_TEGRA_DEBUG_UART_NONE)
437 # define TEGRA_DEBUG_UART_BASE 0
438 #elif defined(CONFIG_TEGRA_DEBUG_UARTA)
439 # define TEGRA_DEBUG_UART_BASE TEGRA_UARTA_BASE
440 #elif defined(CONFIG_TEGRA_DEBUG_UARTB)
441 # define TEGRA_DEBUG_UART_BASE TEGRA_UARTB_BASE
442 #elif defined(CONFIG_TEGRA_DEBUG_UARTC)
443 # define TEGRA_DEBUG_UART_BASE TEGRA_UARTC_BASE
444 #elif defined(CONFIG_TEGRA_DEBUG_UARTD)
445 # define TEGRA_DEBUG_UART_BASE TEGRA_UARTD_BASE
446 #elif defined(CONFIG_TEGRA_DEBUG_UARTE)
447 # define TEGRA_DEBUG_UART_BASE TEGRA_UARTE_BASE
448 #endif
449
450 #endif