cb0248cca615e3413f40bf4c49b02ea582f14a0e
[linux-2.6.git] / arch / arm / mach-tegra / include / mach / dma.h
1 /*
2  * arch/arm/mach-tegra/include/mach/dma.h
3  *
4  * Copyright (c) 2008-2009, NVIDIA Corporation.
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful, but WITHOUT
12  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
13  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
14  * more details.
15  *
16  * You should have received a copy of the GNU General Public License along
17  * with this program; if not, write to the Free Software Foundation, Inc.,
18  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
19  */
20
21 #ifndef __MACH_TEGRA_DMA_H
22 #define __MACH_TEGRA_DMA_H
23
24 #include <linux/list.h>
25
26 #if defined(CONFIG_TEGRA_SYSTEM_DMA)
27
28 struct tegra_dma_req;
29 struct tegra_dma_channel;
30
31 #define TEGRA_DMA_REQ_SEL_CNTR                  0
32 #define TEGRA_DMA_REQ_SEL_I2S_2                 1
33 #define TEGRA_DMA_REQ_SEL_I2S_1                 2
34 #define TEGRA_DMA_REQ_SEL_SPD_I                 3
35 #define TEGRA_DMA_REQ_SEL_UI_I                  4
36 #define TEGRA_DMA_REQ_SEL_MIPI                  5
37 #define TEGRA_DMA_REQ_SEL_I2S2_2                6
38 #define TEGRA_DMA_REQ_SEL_I2S2_1                7
39 #define TEGRA_DMA_REQ_SEL_UARTA                 8
40 #define TEGRA_DMA_REQ_SEL_UARTB                 9
41 #define TEGRA_DMA_REQ_SEL_UARTC                 10
42 #define TEGRA_DMA_REQ_SEL_SPI                   11
43 #define TEGRA_DMA_REQ_SEL_AC97                  12
44 #define TEGRA_DMA_REQ_SEL_ACMODEM               13
45 #define TEGRA_DMA_REQ_SEL_SL4B                  14
46 #define TEGRA_DMA_REQ_SEL_SL2B1                 15
47 #define TEGRA_DMA_REQ_SEL_SL2B2                 16
48 #define TEGRA_DMA_REQ_SEL_SL2B3                 17
49 #define TEGRA_DMA_REQ_SEL_SL2B4                 18
50 #define TEGRA_DMA_REQ_SEL_UARTD                 19
51 #define TEGRA_DMA_REQ_SEL_UARTE                 20
52 #define TEGRA_DMA_REQ_SEL_I2C                   21
53 #define TEGRA_DMA_REQ_SEL_I2C2                  22
54 #define TEGRA_DMA_REQ_SEL_I2C3                  23
55 #define TEGRA_DMA_REQ_SEL_DVC_I2C               24
56 #define TEGRA_DMA_REQ_SEL_OWR                   25
57 #define TEGRA_DMA_REQ_SEL_INVALID               31
58
59 #define TEGRA_DMA_MAX_TRANSFER_SIZE             0x10000
60
61 enum tegra_dma_mode {
62         TEGRA_DMA_SHARED = 1,
63         TEGRA_DMA_MODE_CONTINUOUS = 2,
64         TEGRA_DMA_MODE_CONTINUOUS_DOUBLE = TEGRA_DMA_MODE_CONTINUOUS,
65         TEGRA_DMA_MODE_CONTINUOUS_SINGLE = 4,
66         TEGRA_DMA_MODE_ONESHOT = 8,
67 };
68
69 enum tegra_dma_req_error {
70         TEGRA_DMA_REQ_SUCCESS = 0,
71         TEGRA_DMA_REQ_ERROR_ABORTED,
72         TEGRA_DMA_REQ_INFLIGHT,
73 };
74
75 enum tegra_dma_req_buff_status {
76         TEGRA_DMA_REQ_BUF_STATUS_EMPTY = 0,
77         TEGRA_DMA_REQ_BUF_STATUS_HALF_FULL,
78         TEGRA_DMA_REQ_BUF_STATUS_FULL,
79 };
80
81 struct tegra_dma_req {
82         struct list_head node;
83         unsigned int modid;
84         int instance;
85
86         /* Called when the req is complete and from the DMA ISR context.
87          * When this is called the req structure is no longer queued by
88          * the DMA channel.
89          *
90          * State of the DMA depends on the number of req it has. If there are
91          * no DMA requests queued up, then it will STOP the DMA. It there are
92          * more requests in the DMA, then it will queue the next request.
93          */
94         void (*complete)(struct tegra_dma_req *req);
95
96         /*  This is a called from the DMA ISR context when the DMA is still in
97          *  progress and is actively filling same buffer.
98          *
99          *  In case of continuous mode receive, this threshold is 1/2 the buffer
100          *  size. In other cases, this will not even be called as there is no
101          *  hardware support for it.
102          *
103          * In the case of continuous mode receive, if there is next req already
104          * queued, DMA programs the HW to use that req when this req is
105          * completed. If there is no "next req" queued, then DMA ISR doesn't do
106          * anything before calling this callback.
107          *
108          *      This is mainly used by the cases, where the clients has queued
109          *      only one req and want to get some sort of DMA threshold
110          *      callback to program the next buffer.
111          *
112          */
113         void (*threshold)(struct tegra_dma_req *req);
114
115         /* 1 to copy to memory.
116          * 0 to copy from the memory to device FIFO */
117         int to_memory;
118
119         void *virt_addr;
120
121         unsigned long source_addr;
122         unsigned long dest_addr;
123         unsigned long dest_wrap;
124         unsigned long source_wrap;
125         unsigned long source_bus_width;
126         unsigned long dest_bus_width;
127         unsigned long req_sel;
128         unsigned int size;
129
130         /* Updated by the DMA driver on the conpletion of the request. */
131         int bytes_transferred;
132         int status;
133
134         /* DMA completion tracking information */
135         int buffer_status;
136
137         /* Client specific data */
138         void *dev;
139 };
140
141 int tegra_dma_enqueue_req(struct tegra_dma_channel *ch,
142         struct tegra_dma_req *req);
143 int tegra_dma_dequeue_req(struct tegra_dma_channel *ch,
144         struct tegra_dma_req *req);
145 void tegra_dma_dequeue(struct tegra_dma_channel *ch);
146 void tegra_dma_flush(struct tegra_dma_channel *ch);
147
148 bool tegra_dma_is_req_inflight(struct tegra_dma_channel *ch,
149         struct tegra_dma_req *req);
150 int tegra_dma_get_transfer_count(struct tegra_dma_channel *ch,
151                         struct tegra_dma_req *req, bool is_stop_dma);
152 bool tegra_dma_is_empty(struct tegra_dma_channel *ch);
153 bool tegra_dma_is_stopped(struct tegra_dma_channel *ch);
154
155 struct tegra_dma_channel *tegra_dma_allocate_channel(int mode);
156 void tegra_dma_free_channel(struct tegra_dma_channel *ch);
157 int tegra_dma_cancel(struct tegra_dma_channel *ch);
158
159 int __init tegra_dma_init(void);
160
161 #else /* !defined(CONFIG_TEGRA_SYSTEM_DMA) */
162 static inline int tegra_dma_init(void)
163 {
164         return 0;
165 }
166
167 #endif
168
169 #endif