ARM: tegra: Add speedo-based process identification
[linux-2.6.git] / arch / arm / mach-tegra / fuse.c
1 /*
2  * arch/arm/mach-tegra/fuse.c
3  *
4  * Copyright (C) 2010 Google, Inc.
5  *
6  * Author:
7  *      Colin Cross <ccross@android.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/io.h>
22
23 #include <mach/iomap.h>
24
25 #include "fuse.h"
26 #include "apbio.h"
27
28 #define FUSE_UID_LOW            0x108
29 #define FUSE_UID_HIGH           0x10c
30 #define FUSE_SKU_INFO           0x110
31 #define FUSE_SPARE_BIT          0x200
32
33 static const char *tegra_revision_name[TEGRA_REVISION_MAX] = {
34         [TEGRA_REVISION_UNKNOWN] = "unknown",
35         [TEGRA_REVISION_A02] = "A02",
36         [TEGRA_REVISION_A03] = "A03",
37         [TEGRA_REVISION_A03p] = "A03 prime",
38 };
39
40 u32 tegra_fuse_readl(unsigned long offset)
41 {
42         return tegra_apb_readl(TEGRA_FUSE_BASE + offset);
43 }
44
45 void tegra_fuse_writel(u32 value, unsigned long offset)
46 {
47         tegra_apb_writel(value, TEGRA_FUSE_BASE + offset);
48 }
49
50 static inline bool get_spare_fuse(int bit)
51 {
52         return tegra_fuse_readl(FUSE_SPARE_BIT + bit * 4);
53 }
54
55 void tegra_init_fuse(void)
56 {
57         u32 reg = readl(IO_TO_VIRT(TEGRA_CLK_RESET_BASE + 0x48));
58         reg |= 1 << 28;
59         writel(reg, IO_TO_VIRT(TEGRA_CLK_RESET_BASE + 0x48));
60         tegra_init_speedo_data();
61
62         pr_info("Tegra Revision: %s SKU: %d CPU Process: %d Core Process: %d\n",
63                 tegra_revision_name[tegra_get_revision()],
64                 tegra_sku_id(), tegra_cpu_process_id(),
65                 tegra_core_process_id());
66 }
67
68 unsigned long long tegra_chip_uid(void)
69 {
70         unsigned long long lo, hi;
71
72         lo = tegra_fuse_readl(FUSE_UID_LOW);
73         hi = tegra_fuse_readl(FUSE_UID_HIGH);
74         return (hi << 32ull) | lo;
75 }
76
77 unsigned int tegra_spare_fuse(int bit)
78 {
79         BUG_ON(bit < 0 || bit > 61);
80         return tegra_fuse_readl(FUSE_SPARE_BIT + bit * 4);
81 }
82
83 int tegra_sku_id(void)
84 {
85         int sku_id;
86         u32 reg = tegra_fuse_readl(FUSE_SKU_INFO);
87         sku_id = reg & 0xFF;
88         return sku_id;
89 }
90
91 enum tegra_revision tegra_get_revision(void)
92 {
93         void __iomem *chip_id = IO_ADDRESS(TEGRA_APB_MISC_BASE) + 0x804;
94         u32 id = readl(chip_id);
95
96         switch ((id >> 16) & 0xf) {
97         case 2:
98                 return TEGRA_REVISION_A02;
99         case 3:
100                 if (get_spare_fuse(18) || get_spare_fuse(19))
101                         return TEGRA_REVISION_A03p;
102                 else
103                         return TEGRA_REVISION_A03;
104         default:
105                 return TEGRA_REVISION_UNKNOWN;
106         }
107 }