Merge branch 'samsung/exynos5' into next/soc2
[linux-2.6.git] / arch / arm / mach-tegra / fuse.c
1 /*
2  * arch/arm/mach-tegra/fuse.c
3  *
4  * Copyright (C) 2010 Google, Inc.
5  *
6  * Author:
7  *      Colin Cross <ccross@android.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/io.h>
22
23 #include <mach/iomap.h>
24
25 #include "fuse.h"
26 #include "apbio.h"
27
28 #define FUSE_UID_LOW            0x108
29 #define FUSE_UID_HIGH           0x10c
30 #define FUSE_SKU_INFO           0x110
31 #define FUSE_SPARE_BIT          0x200
32
33 int tegra_sku_id;
34 int tegra_cpu_process_id;
35 int tegra_core_process_id;
36 int tegra_chip_id;
37 enum tegra_revision tegra_revision;
38
39 /* The BCT to use at boot is specified by board straps that can be read
40  * through a APB misc register and decoded. 2 bits, i.e. 4 possible BCTs.
41  */
42 int tegra_bct_strapping;
43
44 #define STRAP_OPT 0x008
45 #define GMI_AD0 (1 << 4)
46 #define GMI_AD1 (1 << 5)
47 #define RAM_ID_MASK (GMI_AD0 | GMI_AD1)
48 #define RAM_CODE_SHIFT 4
49
50 static const char *tegra_revision_name[TEGRA_REVISION_MAX] = {
51         [TEGRA_REVISION_UNKNOWN] = "unknown",
52         [TEGRA_REVISION_A01]     = "A01",
53         [TEGRA_REVISION_A02]     = "A02",
54         [TEGRA_REVISION_A03]     = "A03",
55         [TEGRA_REVISION_A03p]    = "A03 prime",
56         [TEGRA_REVISION_A04]     = "A04",
57 };
58
59 static inline u32 tegra_fuse_readl(unsigned long offset)
60 {
61         return tegra_apb_readl(TEGRA_FUSE_BASE + offset);
62 }
63
64 static inline bool get_spare_fuse(int bit)
65 {
66         return tegra_fuse_readl(FUSE_SPARE_BIT + bit * 4);
67 }
68
69 static enum tegra_revision tegra_get_revision(u32 id)
70 {
71         u32 minor_rev = (id >> 16) & 0xf;
72
73         switch (minor_rev) {
74         case 1:
75                 return TEGRA_REVISION_A01;
76         case 2:
77                 return TEGRA_REVISION_A02;
78         case 3:
79                 if (tegra_chip_id == TEGRA20 &&
80                         (get_spare_fuse(18) || get_spare_fuse(19)))
81                         return TEGRA_REVISION_A03p;
82                 else
83                         return TEGRA_REVISION_A03;
84         case 4:
85                 return TEGRA_REVISION_A04;
86         default:
87                 return TEGRA_REVISION_UNKNOWN;
88         }
89 }
90
91 void tegra_init_fuse(void)
92 {
93         u32 id;
94
95         u32 reg = readl(IO_TO_VIRT(TEGRA_CLK_RESET_BASE + 0x48));
96         reg |= 1 << 28;
97         writel(reg, IO_TO_VIRT(TEGRA_CLK_RESET_BASE + 0x48));
98
99         reg = tegra_fuse_readl(FUSE_SKU_INFO);
100         tegra_sku_id = reg & 0xFF;
101
102         reg = tegra_fuse_readl(FUSE_SPARE_BIT);
103         tegra_cpu_process_id = (reg >> 6) & 3;
104
105         reg = tegra_fuse_readl(FUSE_SPARE_BIT);
106         tegra_core_process_id = (reg >> 12) & 3;
107
108         reg = tegra_apb_readl(TEGRA_APB_MISC_BASE + STRAP_OPT);
109         tegra_bct_strapping = (reg & RAM_ID_MASK) >> RAM_CODE_SHIFT;
110
111         id = readl_relaxed(IO_ADDRESS(TEGRA_APB_MISC_BASE) + 0x804);
112         tegra_chip_id = (id >> 8) & 0xff;
113
114         tegra_revision = tegra_get_revision(id);
115
116         pr_info("Tegra Revision: %s SKU: %d CPU Process: %d Core Process: %d\n",
117                 tegra_revision_name[tegra_revision],
118                 tegra_sku_id, tegra_cpu_process_id,
119                 tegra_core_process_id);
120 }
121
122 unsigned long long tegra_chip_uid(void)
123 {
124         unsigned long long lo, hi;
125
126         lo = tegra_fuse_readl(FUSE_UID_LOW);
127         hi = tegra_fuse_readl(FUSE_UID_HIGH);
128         return (hi << 32ull) | lo;
129 }