ARM: tegra: Allow overriding arch_reset
[linux-2.6.git] / arch / arm / mach-tegra / common.c
1 /*
2  * arch/arm/mach-tegra/board-harmony.c
3  *
4  * Copyright (C) 2010 Google, Inc.
5  *
6  * Author:
7  *      Colin Cross <ccross@android.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/init.h>
21 #include <linux/io.h>
22 #include <linux/clk.h>
23 #include <linux/delay.h>
24
25 #include <asm/hardware/cache-l2x0.h>
26
27 #include <mach/iomap.h>
28 #include <mach/dma.h>
29 #include <mach/system.h>
30
31 #include "board.h"
32 #include "clock.h"
33 #include "fuse.h"
34
35 void (*arch_reset)(char mode, const char *cmd) = tegra_assert_system_reset;
36
37 void tegra_assert_system_reset(char mode, const char *cmd)
38 {
39         void __iomem *reset = IO_ADDRESS(TEGRA_CLK_RESET_BASE + 0x04);
40         u32 reg;
41
42         reg = readl(reset);
43         reg |= 0x04;
44         writel(reg, reset);
45 }
46
47 static __initdata struct tegra_clk_init_table common_clk_init_table[] = {
48         /* name         parent          rate            enabled */
49         { "clk_m",      NULL,           0,              true },
50         { "pll_p",      "clk_m",        216000000,      true },
51         { "pll_p_out1", "pll_p",        28800000,       true },
52         { "pll_p_out2", "pll_p",        48000000,       true },
53         { "pll_p_out3", "pll_p",        72000000,       true },
54         { "pll_p_out4", "pll_p",        108000000,      true },
55         { "sclk",       "pll_p_out4",   108000000,      true },
56         { "hclk",       "sclk",         108000000,      true },
57         { "pclk",       "hclk",         54000000,       true },
58         { NULL,         NULL,           0,              0},
59 };
60
61 void __init tegra_init_cache(void)
62 {
63 #ifdef CONFIG_CACHE_L2X0
64         void __iomem *p = IO_ADDRESS(TEGRA_ARM_PERIF_BASE) + 0x3000;
65
66         writel(0x331, p + L2X0_TAG_LATENCY_CTRL);
67         writel(0x441, p + L2X0_DATA_LATENCY_CTRL);
68
69         l2x0_init(p, 0x6C080001, 0x8200c3fe);
70 #endif
71
72 }
73
74 void __init tegra_common_init(void)
75 {
76         tegra_init_fuse();
77         tegra_init_clock();
78         tegra_clk_init_from_table(common_clk_init_table);
79         tegra_init_cache();
80 #ifdef CONFIG_TEGRA_SYSTEM_DMA
81         tegra_dma_init();
82 #endif
83 }