arm: tegra: cardhu: Use fixed regulator
[linux-2.6.git] / arch / arm / mach-tegra / board-cardhu.h
1 /*
2  * arch/arm/mach-tegra/board-cardhu.h
3  *
4  * Copyright (c) 2011, NVIDIA Corporation.
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful, but WITHOUT
12  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
13  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
14  * more details.
15  *
16  * You should have received a copy of the GNU General Public License along
17  * with this program; if not, write to the Free Software Foundation, Inc.,
18  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
19  */
20
21 #ifndef _MACH_TEGRA_BOARD_CARDHU_H
22 #define _MACH_TEGRA_BOARD_CARDHU_H
23
24 #include <mach/gpio.h>
25 #include <mach/irqs.h>
26 #include <linux/mfd/tps6591x.h>
27 #include <linux/mfd/ricoh583.h>
28
29 /* Processor Board  ID */
30 #define BOARD_E1187   0x0B57
31 #define BOARD_E1186   0x0B56
32 #define BOARD_E1198   0x0B62
33 #define BOARD_E1256   0x0C38
34 #define BOARD_E1257   0x0C39
35 #define BOARD_E1291   0x0C5B
36 #define BOARD_PM267   0x0243
37 #define BOARD_PM269   0x0245
38 #define BOARD_E1208   0x0C08
39 #define BOARD_PM305   0x0305
40 #define BOARD_PM311   0x030B
41 #define BOARD_PMU_PM298   0x0262
42 #define BOARD_PMU_PM299   0x0263
43
44 /* SKU Information */
45 #define SKU_DCDC_TPS62361_SUPPORT       0x1
46 #define SKU_SLT_ULPI_SUPPORT            0x2
47 #define SKU_T30S_SUPPORT                0x4
48 #define SKU_TOUCHSCREEN_MECH_FIX        0x0100
49
50 #define SKU_TOUCH_MASK                  0xFF00
51 #define SKU_TOUCH_2000                  0x0B00
52
53 #define SKU_MEMORY_TYPE_BIT             0x3
54 #define SKU_MEMORY_TYPE_MASK            0x7
55 /* If BOARD_PM269 */
56 #define SKU_MEMORY_SAMSUNG_EC           0x0
57 #define SKU_MEMORY_ELPIDA               0x2
58 #define SKU_MEMORY_SAMSUNG_EB           0x4
59 /* If BOARD_PM272 */
60 #define SKU_MEMORY_1GB_1R_HYNIX         0x0
61 #define SKU_MEMORY_2GB_2R_HYH9          0x2
62 /* If other BOARD_ variants */
63 #define SKU_MEMORY_CARDHU_1GB_1R        0x0
64 #define SKU_MEMORY_CARDHU_2GB_2R        0x2
65 #define SKU_MEMORY_CARDHU_2GB_1R_HYK0   0x4
66 #define SKU_MEMORY_CARDHU_2GB_1R_HYH9   0x6
67 #define SKU_MEMORY_CARDHU_2GB_1R_HYNIX  0x1
68 #define MEMORY_TYPE(sku) (((sku) >> SKU_MEMORY_TYPE_BIT) & SKU_MEMORY_TYPE_MASK)
69
70 /* Board Fab version */
71 #define BOARD_FAB_A00                   0x0
72 #define BOARD_FAB_A01                   0x1
73 #define BOARD_FAB_A02                   0x2
74 #define BOARD_FAB_A03                   0x3
75 #define BOARD_FAB_A04                   0x4
76 #define BOARD_FAB_A05                   0x5
77
78 /* Display Board ID */
79 #define BOARD_DISPLAY_PM313             0x030D
80 #define BOARD_DISPLAY_E1247             0x0C2F
81
82 /* External peripheral act as gpio */
83 /* TPS6591x GPIOs */
84 #define TPS6591X_GPIO_BASE      TEGRA_NR_GPIOS
85 #define TPS6591X_GPIO_0         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP0)
86 #define TPS6591X_GPIO_1         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP1)
87 #define TPS6591X_GPIO_2         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP2)
88 #define TPS6591X_GPIO_3         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP3)
89 #define TPS6591X_GPIO_4         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP4)
90 #define TPS6591X_GPIO_5         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP5)
91 #define TPS6591X_GPIO_6         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP6)
92 #define TPS6591X_GPIO_7         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP7)
93 #define TPS6591X_GPIO_8         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP8)
94 #define TPS6591X_GPIO_END       (TPS6591X_GPIO_BASE + TPS6591X_GPIO_NR)
95
96 /* RICOH583 GPIO */
97 #define RICOH583_GPIO_BASE      TEGRA_NR_GPIOS
98 #define RICOH583_GPIO_END       (RICOH583_GPIO_BASE + 8)
99
100 /* MAX77663 GPIO */
101 #define MAX77663_GPIO_BASE      TEGRA_NR_GPIOS
102 #define MAX77663_GPIO_END       (MAX77663_GPIO_BASE + MAX77663_GPIO_NR)
103
104 /* PMU_TCA6416 GPIOs */
105 #define PMU_TCA6416_GPIO_BASE   (TPS6591X_GPIO_END)
106 #define PMU_TCA6416_GPIO_PORT00 (PMU_TCA6416_GPIO_BASE + 0)
107 #define PMU_TCA6416_GPIO_PORT01 (PMU_TCA6416_GPIO_BASE + 1)
108 #define PMU_TCA6416_GPIO_PORT02 (PMU_TCA6416_GPIO_BASE + 2)
109 #define PMU_TCA6416_GPIO_PORT03 (PMU_TCA6416_GPIO_BASE + 3)
110 #define PMU_TCA6416_GPIO_PORT04 (PMU_TCA6416_GPIO_BASE + 4)
111 #define PMU_TCA6416_GPIO_PORT05 (PMU_TCA6416_GPIO_BASE + 5)
112 #define PMU_TCA6416_GPIO_PORT06 (PMU_TCA6416_GPIO_BASE + 6)
113 #define PMU_TCA6416_GPIO_PORT07 (PMU_TCA6416_GPIO_BASE + 7)
114 #define PMU_TCA6416_GPIO_PORT10 (PMU_TCA6416_GPIO_BASE + 8)
115 #define PMU_TCA6416_GPIO_PORT11 (PMU_TCA6416_GPIO_BASE + 9)
116 #define PMU_TCA6416_GPIO_PORT12 (PMU_TCA6416_GPIO_BASE + 10)
117 #define PMU_TCA6416_GPIO_PORT13 (PMU_TCA6416_GPIO_BASE + 11)
118 #define PMU_TCA6416_GPIO_PORT14 (PMU_TCA6416_GPIO_BASE + 12)
119 #define PMU_TCA6416_GPIO_PORT15 (PMU_TCA6416_GPIO_BASE + 13)
120 #define PMU_TCA6416_GPIO_PORT16 (PMU_TCA6416_GPIO_BASE + 14)
121 #define PMU_TCA6416_GPIO_PORT17 (PMU_TCA6416_GPIO_BASE + 15)
122 #define PMU_TCA6416_GPIO_END    (PMU_TCA6416_GPIO_BASE + 16)
123
124 /* PMU_TCA6416 GPIO assignment */
125 #define EN_HSIC_GPIO                            PMU_TCA6416_GPIO_PORT11 /* PMU_GPIO25 */
126 #define PM267_SMSC4640_HSIC_HUB_RESET_GPIO      PMU_TCA6416_GPIO_PORT17 /* PMU_GPIO31 */
127
128 /* CAM_TCA6416 GPIOs */
129 #define CAM_TCA6416_GPIO_BASE           PMU_TCA6416_GPIO_END
130 #define CAM1_PWR_DN_GPIO                        CAM_TCA6416_GPIO_BASE + 0
131 #define CAM1_RST_L_GPIO                         CAM_TCA6416_GPIO_BASE + 1
132 #define CAM1_AF_PWR_DN_L_GPIO           CAM_TCA6416_GPIO_BASE + 2
133 #define CAM1_LDO_SHUTDN_L_GPIO          CAM_TCA6416_GPIO_BASE + 3
134 #define CAM2_PWR_DN_GPIO                        CAM_TCA6416_GPIO_BASE + 4
135 #define CAM2_RST_L_GPIO                         CAM_TCA6416_GPIO_BASE + 5
136 #define CAM2_AF_PWR_DN_L_GPIO           CAM_TCA6416_GPIO_BASE + 6
137 #define CAM2_LDO_SHUTDN_L_GPIO          CAM_TCA6416_GPIO_BASE + 7
138 #define CAM_FRONT_PWR_DN_GPIO           CAM_TCA6416_GPIO_BASE + 8
139 #define CAM_FRONT_RST_L_GPIO            CAM_TCA6416_GPIO_BASE + 9
140 #define CAM_FRONT_AF_PWR_DN_L_GPIO      CAM_TCA6416_GPIO_BASE + 10
141 #define CAM_FRONT_LDO_SHUTDN_L_GPIO     CAM_TCA6416_GPIO_BASE + 11
142 #define CAM_FRONT_LED_EXP                       CAM_TCA6416_GPIO_BASE + 12
143 #define CAM_SNN_LED_REAR_EXP            CAM_TCA6416_GPIO_BASE + 13
144 /* PIN 19 NOT USED and is reserved */
145 #define CAM_NOT_USED                            CAM_TCA6416_GPIO_BASE + 14
146 #define CAM_I2C_MUX_RST_EXP                     CAM_TCA6416_GPIO_BASE + 15
147 #define CAM_TCA6416_GPIO_END            CAM_TCA6416_GPIO_BASE + 16
148
149 /* WM8903 GPIOs */
150 #define CARDHU_GPIO_WM8903(_x_)         (CAM_TCA6416_GPIO_END + (_x_))
151 #define CARDHU_GPIO_WM8903_END          CARDHU_GPIO_WM8903(4)
152
153 /* Audio-related GPIOs */
154 #define TEGRA_GPIO_CDC_IRQ              TEGRA_GPIO_PW3
155 #define TEGRA_GPIO_SPKR_EN              CARDHU_GPIO_WM8903(2)
156 #define TEGRA_GPIO_HP_DET               TEGRA_GPIO_PW2
157
158 /* CAMERA RELATED GPIOs on CARDHU */
159 #define OV5650_RESETN_GPIO                      TEGRA_GPIO_PBB0
160 #define CAM1_POWER_DWN_GPIO                     TEGRA_GPIO_PBB5
161 #define CAM2_POWER_DWN_GPIO                     TEGRA_GPIO_PBB6
162 #define CAM3_POWER_DWN_GPIO                     TEGRA_GPIO_PBB7
163 #define CAMERA_CSI_CAM_SEL_GPIO         TEGRA_GPIO_PBB4
164 #define CAMERA_CSI_MUX_SEL_GPIO         TEGRA_GPIO_PCC1
165 #define CAM1_LDO_EN_GPIO                        TEGRA_GPIO_PR6
166 #define CAM2_LDO_EN_GPIO                        TEGRA_GPIO_PR7
167 #define CAM3_LDO_EN_GPIO                        TEGRA_GPIO_PS0
168 #define OV14810_RESETN_GPIO                     TEGRA_GPIO_PBB0
169
170 #define CAMERA_FLASH_SYNC_GPIO          TEGRA_GPIO_PBB3
171 #define CAMERA_FLASH_MAX_TORCH_AMP      7
172 #define CAMERA_FLASH_MAX_FLASH_AMP      7
173
174 /* PCA954x I2C bus expander bus addresses */
175 #define PCA954x_I2C_BUS_BASE    6
176 #define PCA954x_I2C_BUS0        (PCA954x_I2C_BUS_BASE + 0)
177 #define PCA954x_I2C_BUS1        (PCA954x_I2C_BUS_BASE + 1)
178 #define PCA954x_I2C_BUS2        (PCA954x_I2C_BUS_BASE + 2)
179 #define PCA954x_I2C_BUS3        (PCA954x_I2C_BUS_BASE + 3)
180
181 #define AC_PRESENT_GPIO         TPS6591X_GPIO_4
182
183 /*****************Interrupt tables ******************/
184 /* External peripheral act as interrupt controller */
185 /* TPS6591x IRQs */
186 #define TPS6591X_IRQ_BASE       TEGRA_NR_IRQS
187 #define TPS6591X_IRQ_END        (TPS6591X_IRQ_BASE + 18)
188 #define DOCK_DETECT_GPIO TEGRA_GPIO_PU4
189
190 /* RICOH583 IRQs */
191 #define RICOH583_IRQ_BASE       TEGRA_NR_IRQS
192 #define RICOH583_IRQ_END        (RICOH583_IRQ_BASE + RICOH583_NR_IRQS)
193
194 /* MAX77663 IRQs */
195 #define MAX77663_IRQ_BASE       TEGRA_NR_IRQS
196 #define MAX77663_IRQ_END        (MAX77663_IRQ_BASE + MAX77663_IRQ_NR)
197
198 int cardhu_charge_init(void);
199 int cardhu_regulator_init(void);
200 int cardhu_suspend_init(void);
201 int cardhu_sdhci_init(void);
202 int cardhu_pinmux_init(void);
203 int cardhu_panel_init(void);
204 int cardhu_sensors_init(void);
205 int cardhu_kbc_init(void);
206 int cardhu_scroll_init(void);
207 int cardhu_keys_init(void);
208 int cardhu_pins_state_init(void);
209 int cardhu_emc_init(void);
210 int cardhu_power_off_init(void);
211 int cardhu_edp_init(void);
212 int cardhu_pmon_init(void);
213 int cardhu_pm298_gpio_switch_regulator_init(void);
214 int cardhu_pm298_regulator_init(void);
215 int cardhu_pm299_gpio_switch_regulator_init(void);
216 int cardhu_pm299_regulator_init(void);
217 void __init cardhu_tsensor_init(void);
218
219 /* Baseband GPIO addresses */
220 #define BB_GPIO_BB_EN                   TEGRA_GPIO_PR5
221 #define BB_GPIO_BB_RST                  TEGRA_GPIO_PS4
222 #define BB_GPIO_SPI_INT                 TEGRA_GPIO_PS6
223 #define BB_GPIO_SPI_SS                  TEGRA_GPIO_PV0
224 #define BB_GPIO_AWR                     TEGRA_GPIO_PS7
225 #define BB_GPIO_CWR                     TEGRA_GPIO_PU5
226
227 #define XMM_GPIO_BB_ON                  BB_GPIO_BB_EN
228 #define XMM_GPIO_BB_RST                 BB_GPIO_BB_RST
229 #define XMM_GPIO_IPC_HSIC_ACTIVE        BB_GPIO_SPI_INT
230 #define XMM_GPIO_IPC_HSIC_SUS_REQ       BB_GPIO_SPI_SS
231 #define XMM_GPIO_IPC_BB_WAKE            BB_GPIO_AWR
232 #define XMM_GPIO_IPC_AP_WAKE            BB_GPIO_CWR
233
234 #define TDIODE_OFFSET   (10000) /* in millicelsius */
235
236 #endif