Ventana: KBC: Removing the KBC usage on ventana
[linux-2.6.git] / arch / arm / mach-tegra / board-cardhu.h
1 /*
2  * arch/arm/mach-tegra/board-cardhu.h
3  *
4  * Copyright (c) 2011, NVIDIA Corporation.
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful, but WITHOUT
12  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
13  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
14  * more details.
15  *
16  * You should have received a copy of the GNU General Public License along
17  * with this program; if not, write to the Free Software Foundation, Inc.,
18  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
19  */
20
21 #ifndef _MACH_TEGRA_BOARD_CARDHU_H
22 #define _MACH_TEGRA_BOARD_CARDHU_H
23
24 #include <mach/gpio.h>
25 #include <mach/irqs.h>
26 #include <linux/mfd/tps6591x.h>
27
28 /* Processor Board  ID */
29 #define BOARD_E1187   0x0B57
30 #define BOARD_E1186   0x0B56
31 #define BOARD_E1198   0x0B62
32 #define BOARD_E1256   0x0C38
33 #define BOARD_E1291   0x0C5B
34 #define BOARD_PM267   0x0243
35 #define BOARD_PM269   0x0245
36 #define BOARD_E1208   0x0C08
37 #define BOARD_PM305   0x0305
38
39 /* SKU Information */
40 #define SKU_DCDC_TPS62361_SUPPORT       0x1
41 #define SKU_SLT_ULPI_SUPPORT            0x2
42 #define SKU_T30S_SUPPORT                0x4
43 #define SKU_TOUCHSCREEN_MECH_FIX        0x10
44
45 #define SKU_TOUCH_MASK                  0xFF00
46 #define SKU_TOUCH_2000                  0x0B00
47
48 #define SKU_MEMORY_TYPE_BIT             0x4
49 #define SKU_MEMORY_TYPE_MASK            0x3
50 /* If BOARD_PM269 */
51 #define SKU_MEMORY_SAMSUNG_EC           0x0
52 #define SKU_MEMORY_ELPIDA               0x1
53 #define SKU_MEMORY_SAMSUNG_EB           0x2
54 /* If other BOARD_ variants */
55 #define SKU_MEMORY_CARDHU_1GB_1R        0x0
56 #define SKU_MEMORY_CARDHU_2GB_2R        0x1
57 #define SKU_MEMORY_CARDHU_2GB_1R        0x2
58 #define MEMORY_TYPE(sku) (((sku) >> SKU_MEMORY_TYPE_BIT) & SKU_MEMORY_TYPE_MASK)
59
60 /* Board Fab version */
61 #define BOARD_FAB_A00                   0x0
62 #define BOARD_FAB_A01                   0x1
63 #define BOARD_FAB_A02                   0x2
64 #define BOARD_FAB_A03                   0x3
65 #define BOARD_FAB_A04                   0x4
66
67
68 /* External peripheral act as gpio */
69 /* TPS6591x GPIOs */
70 #define TPS6591X_GPIO_BASE      TEGRA_NR_GPIOS
71 #define TPS6591X_GPIO_0         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP0)
72 #define TPS6591X_GPIO_1         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP1)
73 #define TPS6591X_GPIO_2         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP2)
74 #define TPS6591X_GPIO_3         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP3)
75 #define TPS6591X_GPIO_4         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP4)
76 #define TPS6591X_GPIO_5         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP5)
77 #define TPS6591X_GPIO_6         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP6)
78 #define TPS6591X_GPIO_7         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP7)
79 #define TPS6591X_GPIO_8         (TPS6591X_GPIO_BASE + TPS6591X_GPIO_GP8)
80 #define TPS6591X_GPIO_END       (TPS6591X_GPIO_BASE + TPS6591X_GPIO_NR)
81
82 /* PMU_TCA6416 GPIOs */
83 #define PMU_TCA6416_GPIO_BASE   (TPS6591X_GPIO_END)
84 #define PMU_TCA6416_GPIO_PORT00 (PMU_TCA6416_GPIO_BASE + 0)
85 #define PMU_TCA6416_GPIO_PORT01 (PMU_TCA6416_GPIO_BASE + 1)
86 #define PMU_TCA6416_GPIO_PORT02 (PMU_TCA6416_GPIO_BASE + 2)
87 #define PMU_TCA6416_GPIO_PORT03 (PMU_TCA6416_GPIO_BASE + 3)
88 #define PMU_TCA6416_GPIO_PORT04 (PMU_TCA6416_GPIO_BASE + 4)
89 #define PMU_TCA6416_GPIO_PORT05 (PMU_TCA6416_GPIO_BASE + 5)
90 #define PMU_TCA6416_GPIO_PORT06 (PMU_TCA6416_GPIO_BASE + 6)
91 #define PMU_TCA6416_GPIO_PORT07 (PMU_TCA6416_GPIO_BASE + 7)
92 #define PMU_TCA6416_GPIO_PORT10 (PMU_TCA6416_GPIO_BASE + 8)
93 #define PMU_TCA6416_GPIO_PORT11 (PMU_TCA6416_GPIO_BASE + 9)
94 #define PMU_TCA6416_GPIO_PORT12 (PMU_TCA6416_GPIO_BASE + 10)
95 #define PMU_TCA6416_GPIO_PORT13 (PMU_TCA6416_GPIO_BASE + 11)
96 #define PMU_TCA6416_GPIO_PORT14 (PMU_TCA6416_GPIO_BASE + 12)
97 #define PMU_TCA6416_GPIO_PORT15 (PMU_TCA6416_GPIO_BASE + 13)
98 #define PMU_TCA6416_GPIO_PORT16 (PMU_TCA6416_GPIO_BASE + 14)
99 #define PMU_TCA6416_GPIO_PORT17 (PMU_TCA6416_GPIO_BASE + 15)
100 #define PMU_TCA6416_GPIO_END    (PMU_TCA6416_GPIO_BASE + 16)
101
102 /* PMU_TCA6416 GPIO assignment */
103 #define EN_HSIC_GPIO                            PMU_TCA6416_GPIO_PORT11 /* PMU_GPIO25 */
104 #define PM267_SMSC4640_HSIC_HUB_RESET_GPIO      PMU_TCA6416_GPIO_PORT17 /* PMU_GPIO31 */
105
106 /* CAM_TCA6416 GPIOs */
107 #define CAM_TCA6416_GPIO_BASE           PMU_TCA6416_GPIO_END
108 #define CAM1_PWR_DN_GPIO                        CAM_TCA6416_GPIO_BASE + 0
109 #define CAM1_RST_L_GPIO                         CAM_TCA6416_GPIO_BASE + 1
110 #define CAM1_AF_PWR_DN_L_GPIO           CAM_TCA6416_GPIO_BASE + 2
111 #define CAM1_LDO_SHUTDN_L_GPIO          CAM_TCA6416_GPIO_BASE + 3
112 #define CAM2_PWR_DN_GPIO                        CAM_TCA6416_GPIO_BASE + 4
113 #define CAM2_RST_L_GPIO                         CAM_TCA6416_GPIO_BASE + 5
114 #define CAM2_AF_PWR_DN_L_GPIO           CAM_TCA6416_GPIO_BASE + 6
115 #define CAM2_LDO_SHUTDN_L_GPIO          CAM_TCA6416_GPIO_BASE + 7
116 #define CAM_FRONT_PWR_DN_GPIO           CAM_TCA6416_GPIO_BASE + 8
117 #define CAM_FRONT_RST_L_GPIO            CAM_TCA6416_GPIO_BASE + 9
118 #define CAM_FRONT_AF_PWR_DN_L_GPIO      CAM_TCA6416_GPIO_BASE + 10
119 #define CAM_FRONT_LDO_SHUTDN_L_GPIO     CAM_TCA6416_GPIO_BASE + 11
120 #define CAM_FRONT_LED_EXP                       CAM_TCA6416_GPIO_BASE + 12
121 #define CAM_SNN_LED_REAR_EXP            CAM_TCA6416_GPIO_BASE + 13
122 /* PIN 19 NOT USED and is reserved */
123 #define CAM_NOT_USED                            CAM_TCA6416_GPIO_BASE + 14
124 #define CAM_I2C_MUX_RST_EXP                     CAM_TCA6416_GPIO_BASE + 15
125 #define CAM_TCA6416_GPIO_END            CAM_TCA6416_GPIO_BASE + 16
126
127 /* WM8903 GPIOs */
128 #define CARDHU_GPIO_WM8903(_x_)         (CAM_TCA6416_GPIO_END + (_x_))
129 #define CARDHU_GPIO_WM8903_END          CARDHU_GPIO_WM8903(4)
130
131 /* Audio-related GPIOs */
132 #define TEGRA_GPIO_CDC_IRQ              TEGRA_GPIO_PW3
133 #define TEGRA_GPIO_SPKR_EN              CARDHU_GPIO_WM8903(2)
134 #define TEGRA_GPIO_HP_DET               TEGRA_GPIO_PW2
135
136 /* CAMERA RELATED GPIOs on CARDHU */
137 #define OV5650_RESETN_GPIO                      TEGRA_GPIO_PBB0
138 #define CAM1_POWER_DWN_GPIO                     TEGRA_GPIO_PBB5
139 #define CAM2_POWER_DWN_GPIO                     TEGRA_GPIO_PBB6
140 #define CAM3_POWER_DWN_GPIO                     TEGRA_GPIO_PBB7
141 #define CAMERA_CSI_CAM_SEL_GPIO         TEGRA_GPIO_PBB4
142 #define CAMERA_CSI_MUX_SEL_GPIO         TEGRA_GPIO_PCC1
143 #define CAM1_LDO_EN_GPIO                        TEGRA_GPIO_PR6
144 #define CAM2_LDO_EN_GPIO                        TEGRA_GPIO_PR7
145 #define CAM3_LDO_EN_GPIO                        TEGRA_GPIO_PS0
146
147 #define CAMERA_FLASH_SYNC_GPIO          TEGRA_GPIO_PBB3
148 #define CAMERA_FLASH_MAX_TORCH_AMP      7
149 #define CAMERA_FLASH_MAX_FLASH_AMP      7
150
151 /* PCA954x I2C bus expander bus addresses */
152 #define PCA954x_I2C_BUS_BASE    6
153 #define PCA954x_I2C_BUS0        (PCA954x_I2C_BUS_BASE + 0)
154 #define PCA954x_I2C_BUS1        (PCA954x_I2C_BUS_BASE + 1)
155 #define PCA954x_I2C_BUS2        (PCA954x_I2C_BUS_BASE + 2)
156 #define PCA954x_I2C_BUS3        (PCA954x_I2C_BUS_BASE + 3)
157
158 #define AC_PRESENT_GPIO         TPS6591X_GPIO_4
159
160 /*****************Interrupt tables ******************/
161 /* External peripheral act as interrupt controller */
162 /* TPS6591x IRQs */
163 #define TPS6591X_IRQ_BASE       TEGRA_NR_IRQS
164 #define TPS6591X_IRQ_END        (TPS6591X_IRQ_BASE + 18)
165
166 #define AC_PRESENT_INT          (TPS6591X_INT_GPIO4 + TPS6591X_IRQ_BASE)
167
168 int cardhu_charge_init(void);
169 int cardhu_regulator_init(void);
170 int cardhu_suspend_init(void);
171 int cardhu_sdhci_init(void);
172 int cardhu_pinmux_init(void);
173 int cardhu_panel_init(void);
174 int cardhu_sensors_init(void);
175 int cardhu_kbc_init(void);
176 int cardhu_scroll_init(void);
177 int cardhu_keys_init(void);
178 int cardhu_gpio_switch_regulator_init(void);
179 int cardhu_pins_state_init(void);
180 int cardhu_emc_init(void);
181 int cardhu_power_off_init(void);
182 int cardhu_edp_init(void);
183 int cardhu_pmon_init(void);
184 void __init cardhu_tsensor_init(void);
185
186 /* Baseband GPIO addresses */
187 #define BB_GPIO_BB_EN                   TEGRA_GPIO_PR5
188 #define BB_GPIO_BB_RST                  TEGRA_GPIO_PS4
189 #define BB_GPIO_SPI_INT                 TEGRA_GPIO_PS6
190 #define BB_GPIO_SPI_SS                  TEGRA_GPIO_PV0
191 #define BB_GPIO_AWR                     TEGRA_GPIO_PS7
192 #define BB_GPIO_CWR                     TEGRA_GPIO_PU5
193
194 #define XMM_GPIO_BB_ON                  BB_GPIO_BB_EN
195 #define XMM_GPIO_BB_RST                 BB_GPIO_BB_RST
196 #define XMM_GPIO_IPC_HSIC_ACTIVE        BB_GPIO_SPI_INT
197 #define XMM_GPIO_IPC_HSIC_SUS_REQ       BB_GPIO_SPI_SS
198 #define XMM_GPIO_IPC_BB_WAKE            BB_GPIO_AWR
199 #define XMM_GPIO_IPC_AP_WAKE            BB_GPIO_CWR
200
201 #endif