fixup: board-cardhu-pinmux includes
[linux-2.6.git] / arch / arm / mach-tegra / board-cardhu-pinmux.c
1 /*
2  * arch/arm/mach-tegra/board-cardhu-pinmux.c
3  *
4  * Copyright (C) 2011 NVIDIA Corporation
5  *
6  * This software is licensed under the terms of the GNU General Public
7  * License version 2, as published by the Free Software Foundation, and
8  * may be copied, distributed, and modified under those terms.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  */
16
17 #include <linux/kernel.h>
18 #include <linux/init.h>
19 #include <linux/gpio.h>
20 #include <mach/pinmux.h>
21 #include <mach/pinmux-tegra30.h>
22 #include <mach/gpio-tegra.h>
23 #include "board.h"
24 #include "board-cardhu.h"
25 #include "gpio-names.h"
26
27 #define DEFAULT_DRIVE(_name)                                    \
28         {                                                       \
29                 .pingroup = TEGRA_DRIVE_PINGROUP_##_name,       \
30                 .hsm = TEGRA_HSM_DISABLE,                       \
31                 .schmitt = TEGRA_SCHMITT_ENABLE,                \
32                 .drive = TEGRA_DRIVE_DIV_1,                     \
33                 .pull_down = TEGRA_PULL_31,                     \
34                 .pull_up = TEGRA_PULL_31,                       \
35                 .slew_rising = TEGRA_SLEW_SLOWEST,              \
36                 .slew_falling = TEGRA_SLEW_SLOWEST,             \
37         }
38 /* Setting the drive strength of pins
39  * hsm: Enable High speed mode (ENABLE/DISABLE)
40  * Schimit: Enable/disable schimit (ENABLE/DISABLE)
41  * drive: low power mode (DIV_1, DIV_2, DIV_4, DIV_8)
42  * pulldn_drive - drive down (falling edge) - Driver Output Pull-Down drive
43  *                strength code. Value from 0 to 31.
44  * pullup_drive - drive up (rising edge)  - Driver Output Pull-Up drive
45  *                strength code. Value from 0 to 31.
46  * pulldn_slew -  Driver Output Pull-Up slew control code  - 2bit code
47  *                code 11 is least slewing of signal. code 00 is highest
48  *                slewing of the signal.
49  *                Value - FASTEST, FAST, SLOW, SLOWEST
50  * pullup_slew -  Driver Output Pull-Down slew control code -
51  *                code 11 is least slewing of signal. code 00 is highest
52  *                slewing of the signal.
53  *                Value - FASTEST, FAST, SLOW, SLOWEST
54  */
55 #define SET_DRIVE(_name, _hsm, _schmitt, _drive, _pulldn_drive, _pullup_drive, _pulldn_slew, _pullup_slew) \
56         {                                               \
57                 .pingroup = TEGRA_DRIVE_PINGROUP_##_name,   \
58                 .hsm = TEGRA_HSM_##_hsm,                    \
59                 .schmitt = TEGRA_SCHMITT_##_schmitt,        \
60                 .drive = TEGRA_DRIVE_##_drive,              \
61                 .pull_down = TEGRA_PULL_##_pulldn_drive,    \
62                 .pull_up = TEGRA_PULL_##_pullup_drive,          \
63                 .slew_rising = TEGRA_SLEW_##_pulldn_slew,   \
64                 .slew_falling = TEGRA_SLEW_##_pullup_slew,      \
65         }
66
67 /* !!!FIXME!!!! POPULATE THIS TABLE */
68 static __initdata struct tegra_drive_pingroup_config cardhu_drive_pinmux[] = {
69         /* DEFAULT_DRIVE(<pin_group>), */
70         /* SET_DRIVE(ATA, DISABLE, DISABLE, DIV_1, 31, 31, FAST, FAST) */
71         SET_DRIVE(DAP2,         DISABLE, ENABLE, DIV_1, 31, 31, FASTEST, FASTEST),
72         SET_DRIVE(DAP1,         DISABLE, ENABLE, DIV_1, 31, 31, FASTEST, FASTEST),
73
74         /* All I2C pins are driven to maximum drive strength */
75         /* GEN1 I2C */
76         SET_DRIVE(DBG,          DISABLE, ENABLE, DIV_1, 31, 31, FASTEST, FASTEST),
77
78         /* GEN2 I2C */
79         SET_DRIVE(AT5,          DISABLE, ENABLE, DIV_1, 31, 31, FASTEST, FASTEST),
80
81         /* CAM I2C */
82         SET_DRIVE(GME,          DISABLE, ENABLE, DIV_1, 31, 31, FASTEST, FASTEST),
83
84         /* DDC I2C */
85         SET_DRIVE(DDC,          DISABLE, ENABLE, DIV_1, 31, 31, FASTEST, FASTEST),
86
87         /* PWR_I2C */
88         SET_DRIVE(AO1,          DISABLE, ENABLE, DIV_1, 31, 31, FASTEST, FASTEST),
89
90         /* UART3 */
91         SET_DRIVE(UART3,        DISABLE, ENABLE, DIV_1, 31, 31, FASTEST, FASTEST),
92
93         /* SDMMC1 */
94         SET_DRIVE(SDIO1,        DISABLE, DISABLE, DIV_1, 46, 42, FAST, FAST),
95
96         /* SDMMC3 */
97         SET_DRIVE(SDIO3,        DISABLE, DISABLE, DIV_1, 46, 42, FAST, FAST),
98
99         /* SDMMC4 */
100         SET_DRIVE(GMA,          DISABLE, DISABLE, DIV_1, 9, 9, SLOWEST, SLOWEST),
101         SET_DRIVE(GMB,          DISABLE, DISABLE, DIV_1, 9, 9, SLOWEST, SLOWEST),
102         SET_DRIVE(GMC,          DISABLE, DISABLE, DIV_1, 9, 9, SLOWEST, SLOWEST),
103         SET_DRIVE(GMD,          DISABLE, DISABLE, DIV_1, 9, 9, SLOWEST, SLOWEST),
104
105 };
106
107 #define DEFAULT_PINMUX(_pingroup, _mux, _pupd, _tri, _io)       \
108         {                                                       \
109                 .pingroup       = TEGRA_PINGROUP_##_pingroup,   \
110                 .func           = TEGRA_MUX_##_mux,             \
111                 .pupd           = TEGRA_PUPD_##_pupd,           \
112                 .tristate       = TEGRA_TRI_##_tri,             \
113                 .io             = TEGRA_PIN_##_io,              \
114                 .lock           = TEGRA_PIN_LOCK_DEFAULT,       \
115                 .od             = TEGRA_PIN_OD_DEFAULT,         \
116                 .ioreset        = TEGRA_PIN_IO_RESET_DEFAULT,   \
117         }
118
119 #define I2C_PINMUX(_pingroup, _mux, _pupd, _tri, _io, _lock, _od) \
120         {                                                       \
121                 .pingroup       = TEGRA_PINGROUP_##_pingroup,   \
122                 .func           = TEGRA_MUX_##_mux,             \
123                 .pupd           = TEGRA_PUPD_##_pupd,           \
124                 .tristate       = TEGRA_TRI_##_tri,             \
125                 .io             = TEGRA_PIN_##_io,              \
126                 .lock           = TEGRA_PIN_LOCK_##_lock,       \
127                 .od             = TEGRA_PIN_OD_##_od,           \
128                 .ioreset        = TEGRA_PIN_IO_RESET_DEFAULT,   \
129         }
130
131 #define VI_PINMUX(_pingroup, _mux, _pupd, _tri, _io, _lock, _ioreset) \
132         {                                                       \
133                 .pingroup       = TEGRA_PINGROUP_##_pingroup,   \
134                 .func           = TEGRA_MUX_##_mux,             \
135                 .pupd           = TEGRA_PUPD_##_pupd,           \
136                 .tristate       = TEGRA_TRI_##_tri,             \
137                 .io             = TEGRA_PIN_##_io,              \
138                 .lock           = TEGRA_PIN_LOCK_##_lock,       \
139                 .od             = TEGRA_PIN_OD_DEFAULT,         \
140                 .ioreset        = TEGRA_PIN_IO_RESET_##_ioreset \
141         }
142
143 static __initdata struct tegra_pingroup_config cardhu_pinmux_common[] = {
144         /* SDMMC1 pinmux */
145         DEFAULT_PINMUX(SDMMC1_CLK,      SDMMC1,          NORMAL,     NORMAL,     INPUT),
146         DEFAULT_PINMUX(SDMMC1_CMD,      SDMMC1,          PULL_UP,    NORMAL,     INPUT),
147         DEFAULT_PINMUX(SDMMC1_DAT3,     SDMMC1,          PULL_UP,    NORMAL,     INPUT),
148         DEFAULT_PINMUX(SDMMC1_DAT2,     SDMMC1,          PULL_UP,    NORMAL,     INPUT),
149         DEFAULT_PINMUX(SDMMC1_DAT1,     SDMMC1,          PULL_UP,    NORMAL,     INPUT),
150         DEFAULT_PINMUX(SDMMC1_DAT0,     SDMMC1,          PULL_UP,    NORMAL,     INPUT),
151
152         /* SDMMC3 pinmux */
153         DEFAULT_PINMUX(SDMMC3_CLK,      SDMMC3,          NORMAL,     NORMAL,     INPUT),
154         DEFAULT_PINMUX(SDMMC3_CMD,      SDMMC3,          PULL_UP,    NORMAL,     INPUT),
155         DEFAULT_PINMUX(SDMMC3_DAT0,     SDMMC3,          PULL_UP,    NORMAL,     INPUT),
156         DEFAULT_PINMUX(SDMMC3_DAT1,     SDMMC3,          PULL_UP,    NORMAL,     INPUT),
157         DEFAULT_PINMUX(SDMMC3_DAT2,     SDMMC3,          PULL_UP,    NORMAL,     INPUT),
158         DEFAULT_PINMUX(SDMMC3_DAT3,     SDMMC3,          PULL_UP,    NORMAL,     INPUT),
159         DEFAULT_PINMUX(SDMMC3_DAT6,     SDMMC3,          PULL_UP,    NORMAL,     INPUT),
160         DEFAULT_PINMUX(SDMMC3_DAT7,     SDMMC3,          PULL_UP,    NORMAL,     INPUT),
161
162         /* SDMMC4 pinmux */
163         DEFAULT_PINMUX(SDMMC4_CLK,      SDMMC4,          NORMAL,     NORMAL,     INPUT),
164         DEFAULT_PINMUX(SDMMC4_CMD,      SDMMC4,          PULL_UP,    NORMAL,     INPUT),
165         DEFAULT_PINMUX(SDMMC4_DAT0,     SDMMC4,          PULL_UP,    NORMAL,     INPUT),
166         DEFAULT_PINMUX(SDMMC4_DAT1,     SDMMC4,          PULL_UP,    NORMAL,     INPUT),
167         DEFAULT_PINMUX(SDMMC4_DAT2,     SDMMC4,          PULL_UP,    NORMAL,     INPUT),
168         DEFAULT_PINMUX(SDMMC4_DAT3,     SDMMC4,          PULL_UP,    NORMAL,     INPUT),
169         DEFAULT_PINMUX(SDMMC4_DAT4,     SDMMC4,          PULL_UP,    NORMAL,     INPUT),
170         DEFAULT_PINMUX(SDMMC4_DAT5,     SDMMC4,          PULL_UP,    NORMAL,     INPUT),
171         DEFAULT_PINMUX(SDMMC4_DAT6,     SDMMC4,          PULL_UP,    NORMAL,     INPUT),
172         DEFAULT_PINMUX(SDMMC4_DAT7,     SDMMC4,          PULL_UP,    NORMAL,     INPUT),
173         DEFAULT_PINMUX(SDMMC4_RST_N,    RSVD1,           PULL_DOWN,  NORMAL,     INPUT),
174
175         /* I2C1 pinmux */
176         I2C_PINMUX(GEN1_I2C_SCL,        I2C1,           NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
177         I2C_PINMUX(GEN1_I2C_SDA,        I2C1,           NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
178
179         /* I2C2 pinmux */
180         I2C_PINMUX(GEN2_I2C_SCL,        I2C2,           NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
181         I2C_PINMUX(GEN2_I2C_SDA,        I2C2,           NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
182
183         /* I2C3 pinmux */
184         I2C_PINMUX(CAM_I2C_SCL,         I2C3,           NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
185         I2C_PINMUX(CAM_I2C_SDA,         I2C3,           NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
186
187         /* I2C4 pinmux */
188         I2C_PINMUX(DDC_SCL,             I2C4,           NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
189         I2C_PINMUX(DDC_SDA,             I2C4,           NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
190
191         /* Power I2C pinmux */
192         I2C_PINMUX(PWR_I2C_SCL,         I2CPWR,         NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
193         I2C_PINMUX(PWR_I2C_SDA,         I2CPWR,         NORMAL, NORMAL, INPUT,  DISABLE,        ENABLE),
194
195         DEFAULT_PINMUX(ULPI_DATA0,      UARTA,           NORMAL,    NORMAL,     OUTPUT),
196         DEFAULT_PINMUX(ULPI_DATA1,      UARTA,           NORMAL,    NORMAL,     INPUT),
197         DEFAULT_PINMUX(ULPI_DATA2,      UARTA,           NORMAL,    NORMAL,     INPUT),
198         DEFAULT_PINMUX(ULPI_DATA3,      UARTA,           NORMAL,    NORMAL,     INPUT),
199         DEFAULT_PINMUX(ULPI_DATA4,      UARTA,           NORMAL,    NORMAL,     INPUT),
200         DEFAULT_PINMUX(ULPI_DATA5,      UARTA,           NORMAL,    NORMAL,     INPUT),
201         DEFAULT_PINMUX(ULPI_DATA6,      UARTA,           NORMAL,    NORMAL,     INPUT),
202         DEFAULT_PINMUX(ULPI_DATA7,      UARTA,           NORMAL,    NORMAL,     OUTPUT),
203         DEFAULT_PINMUX(ULPI_CLK,        UARTD,           NORMAL,    NORMAL,     OUTPUT),
204         DEFAULT_PINMUX(ULPI_DIR,        UARTD,           NORMAL,    NORMAL,     INPUT),
205         DEFAULT_PINMUX(ULPI_NXT,        UARTD,           NORMAL,    NORMAL,     INPUT),
206         DEFAULT_PINMUX(ULPI_STP,        UARTD,           NORMAL,    NORMAL,     OUTPUT),
207         DEFAULT_PINMUX(DAP3_FS,         I2S2,            NORMAL,    NORMAL,     INPUT),
208         DEFAULT_PINMUX(DAP3_DIN,        I2S2,            NORMAL,    NORMAL,     INPUT),
209         DEFAULT_PINMUX(DAP3_DOUT,       I2S2,            NORMAL,    NORMAL,     INPUT),
210         DEFAULT_PINMUX(DAP3_SCLK,       I2S2,            NORMAL,    NORMAL,     INPUT),
211         DEFAULT_PINMUX(GPIO_PV2,        RSVD1,           NORMAL,    NORMAL,     OUTPUT),
212         DEFAULT_PINMUX(GPIO_PV3,        RSVD1,           NORMAL,    NORMAL,     OUTPUT),
213         DEFAULT_PINMUX(CLK2_OUT,        EXTPERIPH2,      NORMAL,    NORMAL,     INPUT),
214         DEFAULT_PINMUX(CLK2_REQ,        DAP,             NORMAL,    NORMAL,     INPUT),
215         DEFAULT_PINMUX(LCD_PWR1,        DISPLAYA,        NORMAL,    NORMAL,     INPUT),
216         DEFAULT_PINMUX(LCD_PWR2,        DISPLAYA,        NORMAL,    NORMAL,     INPUT),
217         DEFAULT_PINMUX(LCD_SDIN,        DISPLAYA,        NORMAL,    NORMAL,     INPUT),
218         DEFAULT_PINMUX(LCD_SDOUT,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
219         DEFAULT_PINMUX(LCD_WR_N,        DISPLAYA,        NORMAL,    NORMAL,     INPUT),
220         DEFAULT_PINMUX(LCD_DC0,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
221         DEFAULT_PINMUX(LCD_PWR0,        DISPLAYA,        NORMAL,    NORMAL,     INPUT),
222         DEFAULT_PINMUX(LCD_PCLK,        DISPLAYA,        NORMAL,    NORMAL,     INPUT),
223         DEFAULT_PINMUX(LCD_DE,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
224         DEFAULT_PINMUX(LCD_HSYNC,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
225         DEFAULT_PINMUX(LCD_VSYNC,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
226         DEFAULT_PINMUX(LCD_D0,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
227         DEFAULT_PINMUX(LCD_D1,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
228         DEFAULT_PINMUX(LCD_D2,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
229         DEFAULT_PINMUX(LCD_D3,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
230         DEFAULT_PINMUX(LCD_D4,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
231         DEFAULT_PINMUX(LCD_D5,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
232         DEFAULT_PINMUX(LCD_D6,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
233         DEFAULT_PINMUX(LCD_D7,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
234         DEFAULT_PINMUX(LCD_D8,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
235         DEFAULT_PINMUX(LCD_D9,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
236         DEFAULT_PINMUX(LCD_D10,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
237         DEFAULT_PINMUX(LCD_D11,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
238         DEFAULT_PINMUX(LCD_D12,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
239         DEFAULT_PINMUX(LCD_D13,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
240         DEFAULT_PINMUX(LCD_D14,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
241         DEFAULT_PINMUX(LCD_D15,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
242         DEFAULT_PINMUX(LCD_D16,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
243         DEFAULT_PINMUX(LCD_D17,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
244         DEFAULT_PINMUX(LCD_D18,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
245         DEFAULT_PINMUX(LCD_D19,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
246         DEFAULT_PINMUX(LCD_D20,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
247         DEFAULT_PINMUX(LCD_D21,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
248         DEFAULT_PINMUX(LCD_D22,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
249         DEFAULT_PINMUX(LCD_D23,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
250         DEFAULT_PINMUX(LCD_DC1,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
251         DEFAULT_PINMUX(CRT_HSYNC,       CRT,             NORMAL,    NORMAL,     OUTPUT),
252         DEFAULT_PINMUX(CRT_VSYNC,       CRT,             NORMAL,    NORMAL,     OUTPUT),
253         DEFAULT_PINMUX(VI_D0,           RSVD1,           NORMAL,    NORMAL,     INPUT),
254         DEFAULT_PINMUX(VI_D1,           SDMMC2,          NORMAL,    NORMAL,     INPUT),
255         DEFAULT_PINMUX(VI_D2,           SDMMC2,          NORMAL,    NORMAL,     INPUT),
256         DEFAULT_PINMUX(VI_D3,           SDMMC2,          NORMAL,    NORMAL,     INPUT),
257         DEFAULT_PINMUX(VI_D4,           VI,              NORMAL,    NORMAL,     OUTPUT),
258         DEFAULT_PINMUX(VI_D5,           SDMMC2,          NORMAL,    NORMAL,     INPUT),
259         DEFAULT_PINMUX(VI_D7,           SDMMC2,          NORMAL,    NORMAL,     INPUT),
260         DEFAULT_PINMUX(VI_D10,          RSVD1,           NORMAL,    NORMAL,     INPUT),
261         DEFAULT_PINMUX(VI_MCLK,         VI,              PULL_UP,   NORMAL,     INPUT),
262
263         DEFAULT_PINMUX(UART2_RXD,       IRDA,            NORMAL,    NORMAL,     INPUT),
264         DEFAULT_PINMUX(UART2_TXD,       IRDA,            NORMAL,    NORMAL,     OUTPUT),
265         DEFAULT_PINMUX(UART2_RTS_N,     UARTB,           NORMAL,    NORMAL,     OUTPUT),
266         DEFAULT_PINMUX(UART2_CTS_N,     UARTB,           NORMAL,    NORMAL,     INPUT),
267         DEFAULT_PINMUX(UART3_TXD,       UARTC,           NORMAL,    NORMAL,     OUTPUT),
268         DEFAULT_PINMUX(UART3_RXD,       UARTC,           NORMAL,    NORMAL,     INPUT),
269         DEFAULT_PINMUX(UART3_CTS_N,     UARTC,           NORMAL,    NORMAL,     INPUT),
270         DEFAULT_PINMUX(UART3_RTS_N,     UARTC,           NORMAL,    NORMAL,     OUTPUT),
271         DEFAULT_PINMUX(GPIO_PU0,        RSVD1,           NORMAL,    NORMAL,     INPUT),
272         DEFAULT_PINMUX(GPIO_PU1,        RSVD1,           NORMAL,    NORMAL,     OUTPUT),
273         DEFAULT_PINMUX(GPIO_PU2,        RSVD1,           NORMAL,    NORMAL,     INPUT),
274         DEFAULT_PINMUX(GPIO_PU3,        RSVD1,           NORMAL,    NORMAL,     INPUT),
275         DEFAULT_PINMUX(GPIO_PU4,        RSVD1,           NORMAL,    NORMAL,     OUTPUT),
276         DEFAULT_PINMUX(GPIO_PU5,        PWM2,            NORMAL,    NORMAL,     INPUT),
277         DEFAULT_PINMUX(GPIO_PU6,        RSVD1,           NORMAL,    NORMAL,     INPUT),
278         DEFAULT_PINMUX(DAP4_FS,         I2S3,            NORMAL,    NORMAL,     INPUT),
279         DEFAULT_PINMUX(DAP4_DIN,        I2S3,            NORMAL,    NORMAL,     INPUT),
280         DEFAULT_PINMUX(DAP4_DOUT,       I2S3,            NORMAL,    NORMAL,     INPUT),
281         DEFAULT_PINMUX(DAP4_SCLK,       I2S3,            NORMAL,    NORMAL,     INPUT),
282         DEFAULT_PINMUX(CLK3_OUT,        EXTPERIPH3,      NORMAL,    NORMAL,     OUTPUT),
283         DEFAULT_PINMUX(CLK3_REQ,        DEV3,            NORMAL,    NORMAL,     INPUT),
284         DEFAULT_PINMUX(GMI_WP_N,        GMI,             NORMAL,    NORMAL,     INPUT),
285
286         DEFAULT_PINMUX(KB_ROW5,         OWR,             NORMAL,    NORMAL,     OUTPUT),
287         DEFAULT_PINMUX(KB_ROW12,        KBC,             NORMAL,    NORMAL,     OUTPUT),
288         DEFAULT_PINMUX(KB_ROW14,        KBC,             NORMAL,    NORMAL,     OUTPUT),
289         DEFAULT_PINMUX(KB_ROW15,        KBC,             NORMAL,    NORMAL,     OUTPUT),
290
291 #if 0 /* for testing on Verbier */
292         DEFAULT_PINMUX(GMI_WAIT,        NAND,            NORMAL,    NORMAL,     INPUT),
293         DEFAULT_PINMUX(GMI_ADV_N,       NAND,            NORMAL,    NORMAL,     OUTPUT),
294         DEFAULT_PINMUX(GMI_CLK,         NAND,            NORMAL,    NORMAL,     OUTPUT),
295         DEFAULT_PINMUX(GMI_CS0_N,       NAND,            NORMAL,    NORMAL,     OUTPUT),
296         DEFAULT_PINMUX(GMI_CS1_N,       NAND,            NORMAL,    NORMAL,     OUTPUT),
297         DEFAULT_PINMUX(GMI_CS3_N,       NAND,            NORMAL,    NORMAL,     OUTPUT),
298         DEFAULT_PINMUX(GMI_CS4_N,       NAND,            NORMAL,    NORMAL,     OUTPUT),
299         DEFAULT_PINMUX(GMI_CS6_N,       NAND_ALT,        NORMAL,    NORMAL,     OUTPUT),
300         DEFAULT_PINMUX(GMI_CS7_N,       NAND_ALT,        NORMAL,    NORMAL,     OUTPUT),
301         DEFAULT_PINMUX(GMI_AD0,         NAND,            NORMAL,    NORMAL,     INPUT),
302         DEFAULT_PINMUX(GMI_AD1,         NAND,            NORMAL,    NORMAL,     INPUT),
303         DEFAULT_PINMUX(GMI_AD2,         NAND,            NORMAL,    NORMAL,     INPUT),
304         DEFAULT_PINMUX(GMI_AD3,         NAND,            NORMAL,    NORMAL,     INPUT),
305         DEFAULT_PINMUX(GMI_AD4,         NAND,            NORMAL,    NORMAL,     INPUT),
306         DEFAULT_PINMUX(GMI_AD5,         NAND,            NORMAL,    NORMAL,     INPUT),
307         DEFAULT_PINMUX(GMI_AD6,         NAND,            NORMAL,    NORMAL,     INPUT),
308         DEFAULT_PINMUX(GMI_AD7,         NAND,            NORMAL,    NORMAL,     INPUT),
309         DEFAULT_PINMUX(GMI_AD8,         NAND,            NORMAL,    NORMAL,     OUTPUT),
310         DEFAULT_PINMUX(GMI_AD9,         NAND,            NORMAL,    NORMAL,     INPUT),
311         DEFAULT_PINMUX(GMI_AD10,        NAND,            NORMAL,    NORMAL,     OUTPUT),
312         DEFAULT_PINMUX(GMI_AD11,        NAND,            NORMAL,    NORMAL,     INPUT),
313         DEFAULT_PINMUX(GMI_AD12,        NAND,            NORMAL,    NORMAL,     INPUT),
314         DEFAULT_PINMUX(GMI_AD13,        NAND,            NORMAL,    NORMAL,     INPUT),
315         DEFAULT_PINMUX(GMI_AD14,        NAND,            NORMAL,    NORMAL,     INPUT),
316         DEFAULT_PINMUX(GMI_AD15,        NAND,            NORMAL,    NORMAL,     INPUT),
317         DEFAULT_PINMUX(GMI_WR_N,        NAND,            NORMAL,    NORMAL,     OUTPUT),
318         DEFAULT_PINMUX(GMI_OE_N,        NAND,            NORMAL,    NORMAL,     OUTPUT),
319         DEFAULT_PINMUX(GMI_DQS,         NAND,            NORMAL,    NORMAL,     INPUT),
320 #else
321         DEFAULT_PINMUX(GMI_AD8,         PWM0,            NORMAL,    NORMAL,     OUTPUT), /* LCD1_BL_PWM */
322 #endif
323         DEFAULT_PINMUX(GMI_A16,         SPI4,            NORMAL,    NORMAL,     INPUT),
324         DEFAULT_PINMUX(GMI_A17,         SPI4,            NORMAL,    NORMAL,     INPUT),
325         DEFAULT_PINMUX(GMI_A18,         SPI4,            NORMAL,    NORMAL,     INPUT),
326         DEFAULT_PINMUX(GMI_A19,         SPI4,            NORMAL,    NORMAL,     INPUT),
327         DEFAULT_PINMUX(CAM_MCLK,        VI_ALT2,         PULL_UP,   NORMAL,     INPUT),
328         DEFAULT_PINMUX(GPIO_PCC1,       RSVD1,           NORMAL,    NORMAL,     INPUT),
329         DEFAULT_PINMUX(GPIO_PBB0,       RSVD1,           NORMAL,    NORMAL,     INPUT),
330         DEFAULT_PINMUX(GPIO_PBB3,       VGP3,            NORMAL,    NORMAL,     INPUT),
331         DEFAULT_PINMUX(GPIO_PBB5,       VGP5,            NORMAL,    NORMAL,     INPUT),
332         DEFAULT_PINMUX(GPIO_PBB6,       VGP6,            NORMAL,    NORMAL,     INPUT),
333         DEFAULT_PINMUX(GPIO_PBB7,       I2S4,            NORMAL,    NORMAL,     INPUT),
334         DEFAULT_PINMUX(GPIO_PCC2,       I2S4,            NORMAL,    NORMAL,     INPUT),
335         DEFAULT_PINMUX(JTAG_RTCK,       RTCK,            NORMAL,    NORMAL,     OUTPUT),
336
337         /*  KBC keys */
338         DEFAULT_PINMUX(KB_ROW0,         KBC,             PULL_UP,   NORMAL,     INPUT),
339         DEFAULT_PINMUX(KB_ROW1,         KBC,             PULL_UP,   NORMAL,     INPUT),
340         DEFAULT_PINMUX(KB_ROW2,         KBC,             PULL_UP,   NORMAL,     INPUT),
341         DEFAULT_PINMUX(KB_ROW3,         KBC,             PULL_UP,   NORMAL,     INPUT),
342         DEFAULT_PINMUX(KB_COL0,         KBC,             PULL_UP,   NORMAL,     INPUT),
343         DEFAULT_PINMUX(KB_COL1,         KBC,             PULL_UP,   NORMAL,     INPUT),
344         DEFAULT_PINMUX(KB_COL2,         KBC,             PULL_UP,   NORMAL,     INPUT),
345         DEFAULT_PINMUX(KB_COL3,         KBC,             PULL_UP,   NORMAL,     INPUT),
346         DEFAULT_PINMUX(KB_COL4,         KBC,             PULL_UP,   NORMAL,     INPUT),
347         DEFAULT_PINMUX(KB_COL5,         KBC,             PULL_UP,   NORMAL,     INPUT),
348         DEFAULT_PINMUX(GPIO_PV0,        RSVD,            PULL_UP,   NORMAL,     INPUT),
349
350         DEFAULT_PINMUX(CLK_32K_OUT,     BLINK,           NORMAL,    NORMAL,     OUTPUT),
351         DEFAULT_PINMUX(SYS_CLK_REQ,     SYSCLK,          NORMAL,    NORMAL,     OUTPUT),
352         DEFAULT_PINMUX(OWR,             OWR,             NORMAL,    NORMAL,     INPUT),
353         DEFAULT_PINMUX(DAP1_FS,         I2S0,            NORMAL,    NORMAL,     INPUT),
354         DEFAULT_PINMUX(DAP1_DIN,        I2S0,            NORMAL,    NORMAL,     INPUT),
355         DEFAULT_PINMUX(DAP1_DOUT,       I2S0,            NORMAL,    NORMAL,     INPUT),
356         DEFAULT_PINMUX(DAP1_SCLK,       I2S0,            NORMAL,    NORMAL,     INPUT),
357         DEFAULT_PINMUX(CLK1_REQ,        DAP,             NORMAL,    NORMAL,     INPUT),
358         DEFAULT_PINMUX(CLK1_OUT,        EXTPERIPH1,      NORMAL,    NORMAL,     INPUT),
359 #if 0 /* For HDA realtek Codec */
360         DEFAULT_PINMUX(SPDIF_IN,        DAP2,            PULL_DOWN, NORMAL,     INPUT),
361 #else
362         DEFAULT_PINMUX(SPDIF_IN,        SPDIF,           NORMAL,    NORMAL,     INPUT),
363 #endif
364         DEFAULT_PINMUX(SPDIF_OUT,       SPDIF,           NORMAL,    NORMAL,     OUTPUT),
365 #if 0 /* For HDA realtek Codec */
366         DEFAULT_PINMUX(DAP2_FS,         HDA,             PULL_DOWN, NORMAL,     INPUT),
367         DEFAULT_PINMUX(DAP2_DIN,        HDA,             PULL_DOWN, NORMAL,     INPUT),
368         DEFAULT_PINMUX(DAP2_DOUT,       HDA,             PULL_DOWN, NORMAL,     INPUT),
369         DEFAULT_PINMUX(DAP2_SCLK,       HDA,             PULL_DOWN, NORMAL,     INPUT),
370 #else
371         DEFAULT_PINMUX(DAP2_FS,         I2S1,            NORMAL,    NORMAL,     INPUT),
372         DEFAULT_PINMUX(DAP2_DIN,        I2S1,            NORMAL,    NORMAL,     INPUT),
373         DEFAULT_PINMUX(DAP2_DOUT,       I2S1,            NORMAL,    NORMAL,     INPUT),
374         DEFAULT_PINMUX(DAP2_SCLK,       I2S1,            NORMAL,    NORMAL,     INPUT),
375 #endif
376         DEFAULT_PINMUX(SPI2_CS1_N,      SPI2,            PULL_UP,   NORMAL,     INPUT),
377         DEFAULT_PINMUX(SPI1_MOSI,       SPI1,            NORMAL,    NORMAL,     INPUT),
378         DEFAULT_PINMUX(SPI1_SCK,        SPI1,            NORMAL,    NORMAL,     INPUT),
379         DEFAULT_PINMUX(SPI1_CS0_N,      SPI1,            NORMAL,    NORMAL,     INPUT),
380         DEFAULT_PINMUX(SPI1_MISO,       SPI1,            NORMAL,    NORMAL,     INPUT),
381         DEFAULT_PINMUX(PEX_L0_PRSNT_N,  PCIE,            NORMAL,    NORMAL,     INPUT),
382         DEFAULT_PINMUX(PEX_L0_RST_N,    PCIE,            NORMAL,    NORMAL,     OUTPUT),
383         DEFAULT_PINMUX(PEX_L0_CLKREQ_N, PCIE,            NORMAL,    NORMAL,     INPUT),
384         DEFAULT_PINMUX(PEX_WAKE_N,      PCIE,            NORMAL,    NORMAL,     INPUT),
385         DEFAULT_PINMUX(PEX_L1_PRSNT_N,  PCIE,            NORMAL,    NORMAL,     INPUT),
386         DEFAULT_PINMUX(PEX_L1_RST_N,    PCIE,            NORMAL,    NORMAL,     OUTPUT),
387         DEFAULT_PINMUX(PEX_L1_CLKREQ_N, PCIE,            NORMAL,    NORMAL,     INPUT),
388         DEFAULT_PINMUX(PEX_L2_PRSNT_N,  PCIE,            NORMAL,    NORMAL,     INPUT),
389         DEFAULT_PINMUX(PEX_L2_RST_N,    PCIE,            NORMAL,    NORMAL,     OUTPUT),
390         DEFAULT_PINMUX(PEX_L2_CLKREQ_N, PCIE,            NORMAL,    NORMAL,     INPUT),
391         DEFAULT_PINMUX(HDMI_CEC,        CEC,             NORMAL,    NORMAL,     INPUT),
392         DEFAULT_PINMUX(HDMI_INT,        RSVD0,           NORMAL,    TRISTATE,   INPUT),
393
394         /* Gpios */
395         /* SDMMC1 CD gpio */
396         DEFAULT_PINMUX(GMI_IORDY,       RSVD1,           PULL_UP,   NORMAL,     INPUT),
397         /* SDMMC1 WP gpio */
398         DEFAULT_PINMUX(VI_D11,          RSVD1,           PULL_UP,   NORMAL,     INPUT),
399         /* Touch panel GPIO */
400         /* Touch IRQ */
401         DEFAULT_PINMUX(GMI_AD12,        NAND,            PULL_UP,   NORMAL,     INPUT),
402
403         /* Touch RESET */
404         DEFAULT_PINMUX(GMI_AD14,        NAND,            NORMAL,    NORMAL,     OUTPUT),
405
406
407         /* Power rails GPIO */
408         DEFAULT_PINMUX(SPI2_SCK,        GMI,             NORMAL,    NORMAL,     INPUT),
409         DEFAULT_PINMUX(GPIO_PBB4,       VGP4,            NORMAL,    NORMAL,     INPUT),
410         DEFAULT_PINMUX(KB_ROW8,         KBC,             PULL_UP,   NORMAL,     INPUT),
411         DEFAULT_PINMUX(SDMMC3_DAT5,     SDMMC3,          PULL_UP,   NORMAL,     INPUT),
412         DEFAULT_PINMUX(SDMMC3_DAT4,     SDMMC3,          PULL_UP,   NORMAL,     INPUT),
413
414         VI_PINMUX(VI_D6,           VI,              NORMAL,    NORMAL,     OUTPUT, DISABLE, DISABLE),
415         VI_PINMUX(VI_D8,           SDMMC2,          NORMAL,    NORMAL,     INPUT,  DISABLE, DISABLE),
416         VI_PINMUX(VI_D9,           SDMMC2,          NORMAL,    NORMAL,     INPUT,  DISABLE, DISABLE),
417         VI_PINMUX(VI_PCLK,         RSVD1,           PULL_UP,   TRISTATE,   INPUT,  DISABLE, DISABLE),
418         VI_PINMUX(VI_HSYNC,        RSVD1,           NORMAL,    NORMAL,     INPUT,  DISABLE, DISABLE),
419         VI_PINMUX(VI_VSYNC,        RSVD1,           NORMAL,    NORMAL,     INPUT,  DISABLE, DISABLE),
420 };
421
422 static __initdata struct tegra_pingroup_config cardhu_pinmux_e118x[] = {
423         /* Power rails GPIO */
424         DEFAULT_PINMUX(SPI2_SCK,        SPI2,            NORMAL,    NORMAL,     INPUT),
425         DEFAULT_PINMUX(GMI_RST_N,       RSVD3,           PULL_UP,   TRISTATE,   INPUT),
426         DEFAULT_PINMUX(GMI_AD15,        NAND,            PULL_UP,   TRISTATE,   INPUT),
427 };
428
429 static __initdata struct tegra_pingroup_config cardhu_pinmux_pm311[] = {
430         /* Power rails GPIO */
431         DEFAULT_PINMUX(SPI2_SCK,        SPI2,            NORMAL,    NORMAL,     INPUT),
432         DEFAULT_PINMUX(PEX_L2_RST_N,    PCIE,            PULL_UP,   TRISTATE,   INPUT),
433         DEFAULT_PINMUX(PEX_L2_CLKREQ_N, PCIE,            PULL_UP,   TRISTATE,   INPUT),
434 };
435
436 static __initdata struct tegra_pingroup_config cardhu_pinmux_cardhu[] = {
437         DEFAULT_PINMUX(LCD_CS0_N,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
438         DEFAULT_PINMUX(LCD_SCK,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
439         DEFAULT_PINMUX(LCD_CS1_N,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
440         DEFAULT_PINMUX(LCD_M1,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
441
442         DEFAULT_PINMUX(GMI_CS2_N,       RSVD1,           PULL_UP,   NORMAL,     INPUT),
443         DEFAULT_PINMUX(GMI_AD8,         PWM0,            NORMAL,    NORMAL,     OUTPUT),
444         DEFAULT_PINMUX(GMI_AD10,        NAND,            NORMAL,    NORMAL,     OUTPUT),
445
446         /* Power rails GPIO */
447         DEFAULT_PINMUX(GMI_CS2_N,       NAND,            NORMAL,    NORMAL,     OUTPUT),
448         DEFAULT_PINMUX(GMI_RST_N,       RSVD3,           PULL_UP,   TRISTATE,   INPUT),
449         DEFAULT_PINMUX(GMI_AD15,        NAND,            PULL_UP,   TRISTATE,   INPUT),
450
451         DEFAULT_PINMUX(GMI_CS0_N,       GMI,             PULL_UP,   NORMAL,     INPUT),
452         DEFAULT_PINMUX(GMI_CS1_N,       GMI,             PULL_UP,   TRISTATE,   INPUT),
453         /*TP_IRQ*/
454         DEFAULT_PINMUX(GMI_CS4_N,       GMI,             PULL_UP,   NORMAL,     INPUT),
455         /*PCIE dock detect*/
456         DEFAULT_PINMUX(GPIO_PU4,        RSVD1,           PULL_UP,   NORMAL,     INPUT),
457 };
458
459 static __initdata struct tegra_pingroup_config cardhu_pinmux_cardhu_a03[] = {
460         DEFAULT_PINMUX(LCD_CS0_N,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
461         DEFAULT_PINMUX(LCD_SCK,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
462         DEFAULT_PINMUX(LCD_CS1_N,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
463         DEFAULT_PINMUX(LCD_M1,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
464
465         DEFAULT_PINMUX(GMI_CS2_N,       RSVD1,           PULL_UP,   NORMAL,     INPUT),
466         DEFAULT_PINMUX(GMI_AD8,         PWM0,            NORMAL,    NORMAL,     OUTPUT),
467         DEFAULT_PINMUX(GMI_AD10,        NAND,            NORMAL,    NORMAL,     OUTPUT),
468
469         /* Power rails GPIO */
470         DEFAULT_PINMUX(PEX_L0_PRSNT_N,  PCIE,            NORMAL,    NORMAL,     INPUT),
471         DEFAULT_PINMUX(PEX_L0_CLKREQ_N, PCIE,            NORMAL,    NORMAL,     INPUT),
472         DEFAULT_PINMUX(PEX_L1_CLKREQ_N, RSVD3,           PULL_UP,   TRISTATE,   INPUT),
473         DEFAULT_PINMUX(PEX_L1_PRSNT_N,  RSVD3,           PULL_UP,   TRISTATE,   INPUT),
474 };
475
476 static __initdata struct tegra_pingroup_config cardhu_pinmux_e1291_a04[] = {
477         DEFAULT_PINMUX(GMI_AD15,        NAND,            PULL_DOWN,   NORMAL,   OUTPUT),
478         DEFAULT_PINMUX(ULPI_DATA5,      UARTA,           PULL_UP,   NORMAL,     INPUT),
479         DEFAULT_PINMUX(ULPI_DATA6,      UARTA,           NORMAL,    NORMAL,     OUTPUT),
480         DEFAULT_PINMUX(SPI2_MOSI,       SPI6,            NORMAL,    NORMAL,     INPUT),
481         DEFAULT_PINMUX(DAP3_SCLK,       RSVD1,           NORMAL,    NORMAL,     OUTPUT),
482 };
483
484 static __initdata struct tegra_pingroup_config cardhu_pinmux_e1198[] = {
485         DEFAULT_PINMUX(LCD_CS0_N,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
486         DEFAULT_PINMUX(LCD_SCK,         DISPLAYA,        NORMAL,    NORMAL,     INPUT),
487         DEFAULT_PINMUX(LCD_CS1_N,       DISPLAYA,        NORMAL,    NORMAL,     INPUT),
488         DEFAULT_PINMUX(LCD_M1,          DISPLAYA,        NORMAL,    NORMAL,     INPUT),
489
490         DEFAULT_PINMUX(GMI_CS2_N,       RSVD1,           PULL_UP,   NORMAL,     INPUT),
491         DEFAULT_PINMUX(GMI_AD8,         PWM0,            NORMAL,    NORMAL,     OUTPUT),
492         DEFAULT_PINMUX(GMI_AD10,        NAND,            NORMAL,    NORMAL,     OUTPUT),
493
494         /* SPI2 */
495         DEFAULT_PINMUX(SPI2_SCK,        SPI2,            PULL_UP,    NORMAL,     INPUT),
496         DEFAULT_PINMUX(SPI2_MOSI,       SPI2,            PULL_UP,    NORMAL,     INPUT),
497         DEFAULT_PINMUX(SPI2_MISO,       SPI2,            PULL_UP,    NORMAL,     INPUT),
498         DEFAULT_PINMUX(SPI2_CS0_N,      SPI2,            PULL_UP,    NORMAL,     INPUT),
499         DEFAULT_PINMUX(SPI2_CS2_N,      SPI2,            PULL_UP,    NORMAL,     INPUT),
500 };
501
502 static __initdata struct tegra_pingroup_config unused_pins_lowpower[] = {
503         DEFAULT_PINMUX(GMI_WAIT,        NAND,           PULL_UP,    TRISTATE,     OUTPUT),
504         DEFAULT_PINMUX(GMI_ADV_N,       NAND,           NORMAL,     TRISTATE,     OUTPUT),
505         DEFAULT_PINMUX(GMI_CLK,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
506         DEFAULT_PINMUX(GMI_CS3_N,       NAND,           NORMAL,     NORMAL,       OUTPUT),
507         DEFAULT_PINMUX(GMI_CS6_N,       SATA,           NORMAL,     NORMAL,       OUTPUT),
508         DEFAULT_PINMUX(GMI_CS7_N,       NAND,           PULL_UP,    NORMAL,       INPUT),
509         DEFAULT_PINMUX(GMI_AD0,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
510         DEFAULT_PINMUX(GMI_AD1,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
511         DEFAULT_PINMUX(GMI_AD2,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
512         DEFAULT_PINMUX(GMI_AD3,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
513         DEFAULT_PINMUX(GMI_AD4,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
514         DEFAULT_PINMUX(GMI_AD5,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
515         DEFAULT_PINMUX(GMI_AD6,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
516         DEFAULT_PINMUX(GMI_AD7,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
517         DEFAULT_PINMUX(GMI_AD9,         PWM1,           NORMAL,     NORMAL,       OUTPUT),
518         DEFAULT_PINMUX(GMI_AD11,        NAND,           NORMAL,     NORMAL,       OUTPUT),
519         DEFAULT_PINMUX(GMI_AD13,        NAND,           PULL_UP,    NORMAL,       INPUT),
520         DEFAULT_PINMUX(GMI_WR_N,        NAND,           NORMAL,     TRISTATE,     OUTPUT),
521         DEFAULT_PINMUX(GMI_OE_N,        NAND,           NORMAL,     TRISTATE,     OUTPUT),
522         DEFAULT_PINMUX(GMI_DQS,         NAND,           NORMAL,     TRISTATE,     OUTPUT),
523 };
524
525 static __initdata struct tegra_pingroup_config gmi_pins_269[] = {
526         /* Continuation of table unused_pins_lowpower only for PM269 */
527         DEFAULT_PINMUX(GMI_CS0_N,       NAND,           PULL_UP,    NORMAL,       OUTPUT),
528         DEFAULT_PINMUX(GMI_CS1_N,       NAND,           PULL_UP,    TRISTATE,     OUTPUT),
529         DEFAULT_PINMUX(GMI_CS2_N,       RSVD1,          NORMAL,     NORMAL,       INPUT),
530         DEFAULT_PINMUX(GMI_CS3_N,       NAND,           NORMAL,     TRISTATE,     OUTPUT),
531         DEFAULT_PINMUX(GMI_CS4_N,       NAND,           PULL_UP,    NORMAL,       INPUT),
532         DEFAULT_PINMUX(GMI_CS6_N,       SATA,           NORMAL,     TRISTATE,     OUTPUT),
533         DEFAULT_PINMUX(GMI_CS7_N,       NAND,           PULL_UP,    NORMAL,       INPUT),
534         DEFAULT_PINMUX(GMI_AD8,         PWM0,           NORMAL,     NORMAL,       OUTPUT),
535         DEFAULT_PINMUX(GMI_AD9,         PWM1,           NORMAL,     NORMAL,       OUTPUT),
536         DEFAULT_PINMUX(GMI_AD10,        NAND,           NORMAL,     NORMAL,       OUTPUT),
537         DEFAULT_PINMUX(GMI_AD11,        NAND,           NORMAL,     NORMAL,       OUTPUT),
538         DEFAULT_PINMUX(GMI_AD13,        NAND,           PULL_UP,    TRISTATE,     OUTPUT),
539         DEFAULT_PINMUX(GMI_AD15,        NAND,           PULL_UP,    TRISTATE,     INPUT),
540         DEFAULT_PINMUX(GMI_A16,         SPI4,           NORMAL,     NORMAL,       INPUT),
541         DEFAULT_PINMUX(GMI_A17,         SPI4,           NORMAL,     NORMAL,       INPUT),
542         DEFAULT_PINMUX(GMI_A18,         SPI4,           PULL_UP,    NORMAL,       INPUT),
543         DEFAULT_PINMUX(GMI_A19,         SPI4,           NORMAL,     NORMAL,       INPUT),
544         DEFAULT_PINMUX(GMI_RST_N,       NAND,           PULL_UP,    NORMAL,       INPUT),
545         DEFAULT_PINMUX(GMI_WP_N,        NAND,           NORMAL,     NORMAL,       INPUT),
546 };
547
548 static void __init cardhu_pinmux_audio_init(void)
549 {
550         tegra_gpio_enable(TEGRA_GPIO_CDC_IRQ);
551         gpio_request(TEGRA_GPIO_CDC_IRQ, "wm8903");
552         gpio_direction_input(TEGRA_GPIO_CDC_IRQ);
553
554         tegra_gpio_enable(TEGRA_GPIO_HP_DET);
555 }
556
557 #define GPIO_INIT_PIN_MODE(_gpio, _is_input, _value)    \
558         {                                       \
559                 .gpio_nr        = _gpio,        \
560                 .is_input       = _is_input,    \
561                 .value          = _value,       \
562         }
563
564
565 /* E1198-A01/E1291 specific  fab < A03 */
566 static struct gpio_init_pin_info init_gpio_mode_e1291_a02[] = {
567         GPIO_INIT_PIN_MODE(TEGRA_GPIO_PH7, false, 0),
568         GPIO_INIT_PIN_MODE(TEGRA_GPIO_PI4, false, 0),
569 };
570
571 /* E1198-A02/E1291 specific  fab = A03 */
572 static struct gpio_init_pin_info init_gpio_mode_e1291_a03[] = {
573         GPIO_INIT_PIN_MODE(TEGRA_GPIO_PDD6, false, 0),
574         GPIO_INIT_PIN_MODE(TEGRA_GPIO_PDD4, false, 0),
575 };
576
577 /* E1198-A02/E1291 specific  fab >= A04 */
578 static struct gpio_init_pin_info init_gpio_mode_e1291_a04[] = {
579         GPIO_INIT_PIN_MODE(TEGRA_GPIO_PDD6, false, 0),
580         GPIO_INIT_PIN_MODE(TEGRA_GPIO_PDD4, false, 0),
581         GPIO_INIT_PIN_MODE(TEGRA_GPIO_PR2, false, 0),
582 };
583
584 static void __init cardhu_gpio_init_configure(void)
585 {
586         struct board_info board_info;
587         int len;
588         int i;
589         struct gpio_init_pin_info *pins_info;
590
591         tegra_get_board_info(&board_info);
592
593         switch (board_info.board_id) {
594         case BOARD_E1198:
595                 if (board_info.fab < BOARD_FAB_A02) {
596                         len = ARRAY_SIZE(init_gpio_mode_e1291_a02);
597                         pins_info = init_gpio_mode_e1291_a02;
598                 } else {
599                         len = ARRAY_SIZE(init_gpio_mode_e1291_a03);
600                         pins_info = init_gpio_mode_e1291_a03;
601                 }
602                 break;
603         case BOARD_E1291:
604                 if (board_info.fab < BOARD_FAB_A03) {
605                         len = ARRAY_SIZE(init_gpio_mode_e1291_a02);
606                         pins_info = init_gpio_mode_e1291_a02;
607                 } else if (board_info.fab == BOARD_FAB_A03) {
608                         len = ARRAY_SIZE(init_gpio_mode_e1291_a03);
609                         pins_info = init_gpio_mode_e1291_a03;
610                 } else {
611                         len = ARRAY_SIZE(init_gpio_mode_e1291_a04);
612                         pins_info = init_gpio_mode_e1291_a04;
613                 }
614                 break;
615         default:
616                 return;
617         }
618
619         for (i = 0; i < len; ++i) {
620                 tegra_gpio_init_configure(pins_info->gpio_nr,
621                         pins_info->is_input, pins_info->value);
622                 pins_info++;
623         }
624 }
625
626 int __init cardhu_pinmux_init(void)
627 {
628         struct board_info board_info;
629
630         cardhu_gpio_init_configure();
631
632         tegra_pinmux_config_table(cardhu_pinmux_common, ARRAY_SIZE(cardhu_pinmux_common));
633         tegra_drive_pinmux_config_table(cardhu_drive_pinmux,
634                                         ARRAY_SIZE(cardhu_drive_pinmux));
635
636         tegra_get_board_info(&board_info);
637         switch (board_info.board_id) {
638         case BOARD_E1198:
639                 tegra_pinmux_config_table(cardhu_pinmux_e1198,
640                                         ARRAY_SIZE(cardhu_pinmux_e1198));
641                 tegra_pinmux_config_table(unused_pins_lowpower,
642                                         ARRAY_SIZE(unused_pins_lowpower));
643                 if (board_info.fab >= BOARD_FAB_A02)
644                         tegra_pinmux_config_table(cardhu_pinmux_cardhu_a03,
645                                         ARRAY_SIZE(cardhu_pinmux_cardhu_a03));
646                 break;
647         case BOARD_E1291:
648                 if (board_info.fab < BOARD_FAB_A03) {
649                         tegra_pinmux_config_table(cardhu_pinmux_cardhu,
650                                         ARRAY_SIZE(cardhu_pinmux_cardhu));
651                         tegra_pinmux_config_table(unused_pins_lowpower,
652                                         ARRAY_SIZE(unused_pins_lowpower));
653                 } else {
654                         tegra_pinmux_config_table(cardhu_pinmux_cardhu_a03,
655                                         ARRAY_SIZE(cardhu_pinmux_cardhu_a03));
656                 }
657                 if (board_info.fab >= BOARD_FAB_A04)
658                         tegra_pinmux_config_table(cardhu_pinmux_e1291_a04,
659                                         ARRAY_SIZE(cardhu_pinmux_e1291_a04));
660                 break;
661
662         case BOARD_PM269:
663         case BOARD_PM305:
664         case BOARD_PM311:
665         case BOARD_E1257:
666                 if (board_info.board_id == BOARD_PM311 || board_info.board_id == BOARD_PM305) {
667                         tegra_pinmux_config_table(cardhu_pinmux_pm311,
668                                         ARRAY_SIZE(cardhu_pinmux_pm311));
669                 } else {
670                         tegra_pinmux_config_table(cardhu_pinmux_e118x,
671                                         ARRAY_SIZE(cardhu_pinmux_e118x));
672                 }
673                 tegra_pinmux_config_table(unused_pins_lowpower,
674                                         ARRAY_SIZE(unused_pins_lowpower));
675                 tegra_pinmux_config_table(gmi_pins_269,
676                                         ARRAY_SIZE(gmi_pins_269));
677                 break;
678         default:
679                 tegra_pinmux_config_table(cardhu_pinmux_e118x,
680                                         ARRAY_SIZE(cardhu_pinmux_e118x));
681                 break;
682         }
683
684         cardhu_pinmux_audio_init();
685
686         return 0;
687 }
688
689 #define PIN_GPIO_LPM(_name, _gpio, _is_input, _value)   \
690         {                                       \
691                 .name           = _name,        \
692                 .gpio_nr        = _gpio,        \
693                 .is_gpio        = true,         \
694                 .is_input       = _is_input,    \
695                 .value          = _value,       \
696         }
697
698 struct gpio_init_pin_info pin_lpm_cardhu_common[] = {
699         PIN_GPIO_LPM("GMI_CS3_N", TEGRA_GPIO_PK4, 0, 0),
700         PIN_GPIO_LPM("GMI_CS4_N", TEGRA_GPIO_PK2, 1, 0),
701         PIN_GPIO_LPM("GMI_CS7",   TEGRA_GPIO_PI6, 1, 0),
702         PIN_GPIO_LPM("GMI_CS0",   TEGRA_GPIO_PJ0, 1, 0),
703         PIN_GPIO_LPM("GMI_CS1",   TEGRA_GPIO_PJ2, 1, 0),
704         PIN_GPIO_LPM("GMI_WP_N",  TEGRA_GPIO_PC7, 1, 0),
705 };
706
707 /* E1198 without PM313 display board */
708 struct gpio_init_pin_info pin_lpm_cardhu_common_wo_pm313[] = {
709         PIN_GPIO_LPM("GMI_AD9",   TEGRA_GPIO_PH1, 0, 0),
710         PIN_GPIO_LPM("GMI_AD11",  TEGRA_GPIO_PH3, 0, 0),
711 };
712
713 struct gpio_init_pin_info vddio_gmi_pins_pm269[] = {
714         PIN_GPIO_LPM("GMI_CS3_N", TEGRA_GPIO_PK4, 0, 0),
715         PIN_GPIO_LPM("GMI_CS4_N", TEGRA_GPIO_PK2, 1, 0),
716         PIN_GPIO_LPM("GMI_CS7",   TEGRA_GPIO_PI6, 1, 0),
717         PIN_GPIO_LPM("GMI_CS0",   TEGRA_GPIO_PJ0, 1, 0),
718         PIN_GPIO_LPM("GMI_CS1",   TEGRA_GPIO_PJ2, 1, 0),
719         PIN_GPIO_LPM("GMI_WP_N",  TEGRA_GPIO_PC7, 1, 0),
720         PIN_GPIO_LPM("GMI_A16",   TEGRA_GPIO_PJ7, 0, 0),
721         PIN_GPIO_LPM("GMI_A17",   TEGRA_GPIO_PB0, 0, 0),
722         PIN_GPIO_LPM("GMI_A18",   TEGRA_GPIO_PB1, 1, 0),
723         PIN_GPIO_LPM("GMI_A19",   TEGRA_GPIO_PK7, 0, 0),
724 };
725
726 /* PM269 without PM313 display board */
727 struct gpio_init_pin_info vddio_gmi_pins_pm269_wo_pm313[] = {
728         PIN_GPIO_LPM("GMI_CS2",   TEGRA_GPIO_PK3, 1, 0),
729         PIN_GPIO_LPM("GMI_AD9",   TEGRA_GPIO_PH1, 0, 0),
730 };
731
732 static void set_unused_pin_gpio(struct gpio_init_pin_info *lpm_pin_info,
733                 int list_count)
734 {
735         int i;
736         struct gpio_init_pin_info *pin_info;
737         int ret;
738
739         for (i = 0; i < list_count; ++i) {
740                 pin_info = (struct gpio_init_pin_info *)(lpm_pin_info + i);
741                 if (!pin_info->is_gpio)
742                         continue;
743
744                 ret = gpio_request(pin_info->gpio_nr, pin_info->name);
745                 if (ret < 0) {
746                         pr_err("%s() Error in gpio_request() for gpio %d\n",
747                                         __func__, pin_info->gpio_nr);
748                         continue;
749                 }
750                 if (pin_info->is_input)
751                         ret = gpio_direction_input(pin_info->gpio_nr);
752                 else
753                         ret = gpio_direction_output(pin_info->gpio_nr,
754                                                         pin_info->value);
755                 if (ret < 0) {
756                         pr_err("%s() Error in setting gpio %d to in/out\n",
757                                 __func__, pin_info->gpio_nr);
758                         gpio_free(pin_info->gpio_nr);
759                         continue;
760                 }
761                 tegra_gpio_enable(pin_info->gpio_nr);
762         }
763 }
764
765 /* Initialize the pins to desired state as per power/asic/system-eng
766  * recomendation */
767 int __init cardhu_pins_state_init(void)
768 {
769         struct board_info board_info;
770         struct board_info display_board_info;
771
772         tegra_get_board_info(&board_info);
773         tegra_get_display_board_info(&display_board_info);
774         if ((board_info.board_id == BOARD_E1291) ||
775                 (board_info.board_id == BOARD_E1198)) {
776                         set_unused_pin_gpio(&pin_lpm_cardhu_common[0],
777                                         ARRAY_SIZE(pin_lpm_cardhu_common));
778
779                         if (display_board_info.board_id != BOARD_DISPLAY_PM313) {
780                                 set_unused_pin_gpio(&pin_lpm_cardhu_common_wo_pm313[0],
781                                                 ARRAY_SIZE(pin_lpm_cardhu_common_wo_pm313));
782                         }
783         }
784
785         if ((board_info.board_id == BOARD_PM269) ||
786                 (board_info.board_id == BOARD_E1257) ||
787                 (board_info.board_id == BOARD_PM305) ||
788                 (board_info.board_id == BOARD_PM311)) {
789                         set_unused_pin_gpio(&vddio_gmi_pins_pm269[0],
790                                 ARRAY_SIZE(vddio_gmi_pins_pm269));
791
792                         if (display_board_info.board_id != BOARD_DISPLAY_PM313) {
793                                 set_unused_pin_gpio(&vddio_gmi_pins_pm269_wo_pm313[0],
794                                                 ARRAY_SIZE(vddio_gmi_pins_pm269_wo_pm313));
795                         }
796         }
797
798         return 0;
799 }