Merge branch 'core-iommu-for-linus' of git://git.kernel.org/pub/scm/linux/kernel...
[linux-2.6.git] / arch / arm / mach-sa1100 / irq.c
1 /*
2  * linux/arch/arm/mach-sa1100/irq.c
3  *
4  * Copyright (C) 1999-2001 Nicolas Pitre
5  *
6  * Generic IRQ handling for the SA11x0, GPIO 11-27 IRQ demultiplexing.
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License version 2 as
10  * published by the Free Software Foundation.
11  */
12 #include <linux/init.h>
13 #include <linux/module.h>
14 #include <linux/interrupt.h>
15 #include <linux/irq.h>
16 #include <linux/ioport.h>
17 #include <linux/syscore_ops.h>
18
19 #include <mach/hardware.h>
20 #include <asm/mach/irq.h>
21
22 #include "generic.h"
23
24
25 /*
26  * SA1100 GPIO edge detection for IRQs:
27  * IRQs are generated on Falling-Edge, Rising-Edge, or both.
28  * Use this instead of directly setting GRER/GFER.
29  */
30 static int GPIO_IRQ_rising_edge;
31 static int GPIO_IRQ_falling_edge;
32 static int GPIO_IRQ_mask = (1 << 11) - 1;
33
34 /*
35  * To get the GPIO number from an IRQ number
36  */
37 #define GPIO_11_27_IRQ(i)       ((i) - 21)
38 #define GPIO11_27_MASK(irq)     (1 << GPIO_11_27_IRQ(irq))
39
40 static int sa1100_gpio_type(struct irq_data *d, unsigned int type)
41 {
42         unsigned int mask;
43
44         if (d->irq <= 10)
45                 mask = 1 << d->irq;
46         else
47                 mask = GPIO11_27_MASK(d->irq);
48
49         if (type == IRQ_TYPE_PROBE) {
50                 if ((GPIO_IRQ_rising_edge | GPIO_IRQ_falling_edge) & mask)
51                         return 0;
52                 type = IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING;
53         }
54
55         if (type & IRQ_TYPE_EDGE_RISING) {
56                 GPIO_IRQ_rising_edge |= mask;
57         } else
58                 GPIO_IRQ_rising_edge &= ~mask;
59         if (type & IRQ_TYPE_EDGE_FALLING) {
60                 GPIO_IRQ_falling_edge |= mask;
61         } else
62                 GPIO_IRQ_falling_edge &= ~mask;
63
64         GRER = GPIO_IRQ_rising_edge & GPIO_IRQ_mask;
65         GFER = GPIO_IRQ_falling_edge & GPIO_IRQ_mask;
66
67         return 0;
68 }
69
70 /*
71  * GPIO IRQs must be acknowledged.  This is for IRQs from 0 to 10.
72  */
73 static void sa1100_low_gpio_ack(struct irq_data *d)
74 {
75         GEDR = (1 << d->irq);
76 }
77
78 static void sa1100_low_gpio_mask(struct irq_data *d)
79 {
80         ICMR &= ~(1 << d->irq);
81 }
82
83 static void sa1100_low_gpio_unmask(struct irq_data *d)
84 {
85         ICMR |= 1 << d->irq;
86 }
87
88 static int sa1100_low_gpio_wake(struct irq_data *d, unsigned int on)
89 {
90         if (on)
91                 PWER |= 1 << d->irq;
92         else
93                 PWER &= ~(1 << d->irq);
94         return 0;
95 }
96
97 static struct irq_chip sa1100_low_gpio_chip = {
98         .name           = "GPIO-l",
99         .irq_ack        = sa1100_low_gpio_ack,
100         .irq_mask       = sa1100_low_gpio_mask,
101         .irq_unmask     = sa1100_low_gpio_unmask,
102         .irq_set_type   = sa1100_gpio_type,
103         .irq_set_wake   = sa1100_low_gpio_wake,
104 };
105
106 /*
107  * IRQ11 (GPIO11 through 27) handler.  We enter here with the
108  * irq_controller_lock held, and IRQs disabled.  Decode the IRQ
109  * and call the handler.
110  */
111 static void
112 sa1100_high_gpio_handler(unsigned int irq, struct irq_desc *desc)
113 {
114         unsigned int mask;
115
116         mask = GEDR & 0xfffff800;
117         do {
118                 /*
119                  * clear down all currently active IRQ sources.
120                  * We will be processing them all.
121                  */
122                 GEDR = mask;
123
124                 irq = IRQ_GPIO11;
125                 mask >>= 11;
126                 do {
127                         if (mask & 1)
128                                 generic_handle_irq(irq);
129                         mask >>= 1;
130                         irq++;
131                 } while (mask);
132
133                 mask = GEDR & 0xfffff800;
134         } while (mask);
135 }
136
137 /*
138  * Like GPIO0 to 10, GPIO11-27 IRQs need to be handled specially.
139  * In addition, the IRQs are all collected up into one bit in the
140  * interrupt controller registers.
141  */
142 static void sa1100_high_gpio_ack(struct irq_data *d)
143 {
144         unsigned int mask = GPIO11_27_MASK(d->irq);
145
146         GEDR = mask;
147 }
148
149 static void sa1100_high_gpio_mask(struct irq_data *d)
150 {
151         unsigned int mask = GPIO11_27_MASK(d->irq);
152
153         GPIO_IRQ_mask &= ~mask;
154
155         GRER &= ~mask;
156         GFER &= ~mask;
157 }
158
159 static void sa1100_high_gpio_unmask(struct irq_data *d)
160 {
161         unsigned int mask = GPIO11_27_MASK(d->irq);
162
163         GPIO_IRQ_mask |= mask;
164
165         GRER = GPIO_IRQ_rising_edge & GPIO_IRQ_mask;
166         GFER = GPIO_IRQ_falling_edge & GPIO_IRQ_mask;
167 }
168
169 static int sa1100_high_gpio_wake(struct irq_data *d, unsigned int on)
170 {
171         if (on)
172                 PWER |= GPIO11_27_MASK(d->irq);
173         else
174                 PWER &= ~GPIO11_27_MASK(d->irq);
175         return 0;
176 }
177
178 static struct irq_chip sa1100_high_gpio_chip = {
179         .name           = "GPIO-h",
180         .irq_ack        = sa1100_high_gpio_ack,
181         .irq_mask       = sa1100_high_gpio_mask,
182         .irq_unmask     = sa1100_high_gpio_unmask,
183         .irq_set_type   = sa1100_gpio_type,
184         .irq_set_wake   = sa1100_high_gpio_wake,
185 };
186
187 /*
188  * We don't need to ACK IRQs on the SA1100 unless they're GPIOs
189  * this is for internal IRQs i.e. from 11 to 31.
190  */
191 static void sa1100_mask_irq(struct irq_data *d)
192 {
193         ICMR &= ~(1 << d->irq);
194 }
195
196 static void sa1100_unmask_irq(struct irq_data *d)
197 {
198         ICMR |= (1 << d->irq);
199 }
200
201 /*
202  * Apart form GPIOs, only the RTC alarm can be a wakeup event.
203  */
204 static int sa1100_set_wake(struct irq_data *d, unsigned int on)
205 {
206         if (d->irq == IRQ_RTCAlrm) {
207                 if (on)
208                         PWER |= PWER_RTC;
209                 else
210                         PWER &= ~PWER_RTC;
211                 return 0;
212         }
213         return -EINVAL;
214 }
215
216 static struct irq_chip sa1100_normal_chip = {
217         .name           = "SC",
218         .irq_ack        = sa1100_mask_irq,
219         .irq_mask       = sa1100_mask_irq,
220         .irq_unmask     = sa1100_unmask_irq,
221         .irq_set_wake   = sa1100_set_wake,
222 };
223
224 static struct resource irq_resource = {
225         .name   = "irqs",
226         .start  = 0x90050000,
227         .end    = 0x9005ffff,
228 };
229
230 static struct sa1100irq_state {
231         unsigned int    saved;
232         unsigned int    icmr;
233         unsigned int    iclr;
234         unsigned int    iccr;
235 } sa1100irq_state;
236
237 static int sa1100irq_suspend(void)
238 {
239         struct sa1100irq_state *st = &sa1100irq_state;
240
241         st->saved = 1;
242         st->icmr = ICMR;
243         st->iclr = ICLR;
244         st->iccr = ICCR;
245
246         /*
247          * Disable all GPIO-based interrupts.
248          */
249         ICMR &= ~(IC_GPIO11_27|IC_GPIO10|IC_GPIO9|IC_GPIO8|IC_GPIO7|
250                   IC_GPIO6|IC_GPIO5|IC_GPIO4|IC_GPIO3|IC_GPIO2|
251                   IC_GPIO1|IC_GPIO0);
252
253         /*
254          * Set the appropriate edges for wakeup.
255          */
256         GRER = PWER & GPIO_IRQ_rising_edge;
257         GFER = PWER & GPIO_IRQ_falling_edge;
258         
259         /*
260          * Clear any pending GPIO interrupts.
261          */
262         GEDR = GEDR;
263
264         return 0;
265 }
266
267 static void sa1100irq_resume(void)
268 {
269         struct sa1100irq_state *st = &sa1100irq_state;
270
271         if (st->saved) {
272                 ICCR = st->iccr;
273                 ICLR = st->iclr;
274
275                 GRER = GPIO_IRQ_rising_edge & GPIO_IRQ_mask;
276                 GFER = GPIO_IRQ_falling_edge & GPIO_IRQ_mask;
277
278                 ICMR = st->icmr;
279         }
280 }
281
282 static struct syscore_ops sa1100irq_syscore_ops = {
283         .suspend        = sa1100irq_suspend,
284         .resume         = sa1100irq_resume,
285 };
286
287 static int __init sa1100irq_init_devicefs(void)
288 {
289         register_syscore_ops(&sa1100irq_syscore_ops);
290         return 0;
291 }
292
293 device_initcall(sa1100irq_init_devicefs);
294
295 void __init sa1100_init_irq(void)
296 {
297         unsigned int irq;
298
299         request_resource(&iomem_resource, &irq_resource);
300
301         /* disable all IRQs */
302         ICMR = 0;
303
304         /* all IRQs are IRQ, not FIQ */
305         ICLR = 0;
306
307         /* clear all GPIO edge detects */
308         GFER = 0;
309         GRER = 0;
310         GEDR = -1;
311
312         /*
313          * Whatever the doc says, this has to be set for the wait-on-irq
314          * instruction to work... on a SA1100 rev 9 at least.
315          */
316         ICCR = 1;
317
318         for (irq = 0; irq <= 10; irq++) {
319                 irq_set_chip_and_handler(irq, &sa1100_low_gpio_chip,
320                                          handle_edge_irq);
321                 set_irq_flags(irq, IRQF_VALID | IRQF_PROBE);
322         }
323
324         for (irq = 12; irq <= 31; irq++) {
325                 irq_set_chip_and_handler(irq, &sa1100_normal_chip,
326                                          handle_level_irq);
327                 set_irq_flags(irq, IRQF_VALID);
328         }
329
330         for (irq = 32; irq <= 48; irq++) {
331                 irq_set_chip_and_handler(irq, &sa1100_high_gpio_chip,
332                                          handle_edge_irq);
333                 set_irq_flags(irq, IRQF_VALID | IRQF_PROBE);
334         }
335
336         /*
337          * Install handler for GPIO 11-27 edge detect interrupts
338          */
339         irq_set_chip(IRQ_GPIO11_27, &sa1100_normal_chip);
340         irq_set_chained_handler(IRQ_GPIO11_27, sa1100_high_gpio_handler);
341
342         sa1100_init_gpio();
343 }