Merge branch 'for_rmk' of git://git.mnementh.co.uk/linux-2.6-im
[linux-2.6.git] / arch / arm / mach-pxa / pxa25x.c
1 /*
2  *  linux/arch/arm/mach-pxa/pxa25x.c
3  *
4  *  Author:     Nicolas Pitre
5  *  Created:    Jun 15, 2001
6  *  Copyright:  MontaVista Software Inc.
7  *
8  * Code specific to PXA21x/25x/26x variants.
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License version 2 as
12  * published by the Free Software Foundation.
13  *
14  * Since this file should be linked before any other machine specific file,
15  * the __initcall() here will be executed first.  This serves as default
16  * initialization stuff for PXA machines which can be overridden later if
17  * need be.
18  */
19 #include <linux/module.h>
20 #include <linux/kernel.h>
21 #include <linux/init.h>
22 #include <linux/platform_device.h>
23 #include <linux/suspend.h>
24 #include <linux/sysdev.h>
25
26 #include <mach/hardware.h>
27 #include <mach/irqs.h>
28 #include <mach/pxa-regs.h>
29 #include <mach/pxa2xx-regs.h>
30 #include <mach/mfp-pxa25x.h>
31 #include <mach/reset.h>
32 #include <mach/pm.h>
33 #include <mach/dma.h>
34
35 #include "generic.h"
36 #include "devices.h"
37 #include "clock.h"
38
39 /*
40  * Various clock factors driven by the CCCR register.
41  */
42
43 /* Crystal Frequency to Memory Frequency Multiplier (L) */
44 static unsigned char L_clk_mult[32] = { 0, 27, 32, 36, 40, 45, 0, };
45
46 /* Memory Frequency to Run Mode Frequency Multiplier (M) */
47 static unsigned char M_clk_mult[4] = { 0, 1, 2, 4 };
48
49 /* Run Mode Frequency to Turbo Mode Frequency Multiplier (N) */
50 /* Note: we store the value N * 2 here. */
51 static unsigned char N2_clk_mult[8] = { 0, 0, 2, 3, 4, 0, 6, 0 };
52
53 /* Crystal clock */
54 #define BASE_CLK        3686400
55
56 /*
57  * Get the clock frequency as reflected by CCCR and the turbo flag.
58  * We assume these values have been applied via a fcs.
59  * If info is not 0 we also display the current settings.
60  */
61 unsigned int pxa25x_get_clk_frequency_khz(int info)
62 {
63         unsigned long cccr, turbo;
64         unsigned int l, L, m, M, n2, N;
65
66         cccr = CCCR;
67         asm( "mrc\tp14, 0, %0, c6, c0, 0" : "=r" (turbo) );
68
69         l  =  L_clk_mult[(cccr >> 0) & 0x1f];
70         m  =  M_clk_mult[(cccr >> 5) & 0x03];
71         n2 = N2_clk_mult[(cccr >> 7) & 0x07];
72
73         L = l * BASE_CLK;
74         M = m * L;
75         N = n2 * M / 2;
76
77         if(info)
78         {
79                 L += 5000;
80                 printk( KERN_INFO "Memory clock: %d.%02dMHz (*%d)\n",
81                         L / 1000000, (L % 1000000) / 10000, l );
82                 M += 5000;
83                 printk( KERN_INFO "Run Mode clock: %d.%02dMHz (*%d)\n",
84                         M / 1000000, (M % 1000000) / 10000, m );
85                 N += 5000;
86                 printk( KERN_INFO "Turbo Mode clock: %d.%02dMHz (*%d.%d, %sactive)\n",
87                         N / 1000000, (N % 1000000) / 10000, n2 / 2, (n2 % 2) * 5,
88                         (turbo & 1) ? "" : "in" );
89         }
90
91         return (turbo & 1) ? (N/1000) : (M/1000);
92 }
93
94 /*
95  * Return the current memory clock frequency in units of 10kHz
96  */
97 unsigned int pxa25x_get_memclk_frequency_10khz(void)
98 {
99         return L_clk_mult[(CCCR >> 0) & 0x1f] * BASE_CLK / 10000;
100 }
101
102 static unsigned long clk_pxa25x_lcd_getrate(struct clk *clk)
103 {
104         return pxa25x_get_memclk_frequency_10khz() * 10000;
105 }
106
107 static const struct clkops clk_pxa25x_lcd_ops = {
108         .enable         = clk_cken_enable,
109         .disable        = clk_cken_disable,
110         .getrate        = clk_pxa25x_lcd_getrate,
111 };
112
113 static unsigned long gpio12_config_32k[] = {
114         GPIO12_32KHz,
115 };
116
117 static unsigned long gpio12_config_gpio[] = {
118         GPIO12_GPIO,
119 };
120
121 static void clk_gpio12_enable(struct clk *clk)
122 {
123         pxa2xx_mfp_config(gpio12_config_32k, 1);
124 }
125
126 static void clk_gpio12_disable(struct clk *clk)
127 {
128         pxa2xx_mfp_config(gpio12_config_gpio, 1);
129 }
130
131 static const struct clkops clk_pxa25x_gpio12_ops = {
132         .enable         = clk_gpio12_enable,
133         .disable        = clk_gpio12_disable,
134 };
135
136 static unsigned long gpio11_config_3m6[] = {
137         GPIO11_3_6MHz,
138 };
139
140 static unsigned long gpio11_config_gpio[] = {
141         GPIO11_GPIO,
142 };
143
144 static void clk_gpio11_enable(struct clk *clk)
145 {
146         pxa2xx_mfp_config(gpio11_config_3m6, 1);
147 }
148
149 static void clk_gpio11_disable(struct clk *clk)
150 {
151         pxa2xx_mfp_config(gpio11_config_gpio, 1);
152 }
153
154 static const struct clkops clk_pxa25x_gpio11_ops = {
155         .enable         = clk_gpio11_enable,
156         .disable        = clk_gpio11_disable,
157 };
158
159 /*
160  * 3.6864MHz -> OST, GPIO, SSP, PWM, PLLs (95.842MHz, 147.456MHz)
161  * 95.842MHz -> MMC 19.169MHz, I2C 31.949MHz, FICP 47.923MHz, USB 47.923MHz
162  * 147.456MHz -> UART 14.7456MHz, AC97 12.288MHz, I2S 5.672MHz (allegedly)
163  */
164 static struct clk pxa25x_hwuart_clk =
165         INIT_CKEN("UARTCLK", HWUART, 14745600, 1, &pxa_device_hwuart.dev)
166 ;
167
168 /*
169  * PXA 2xx clock declarations.
170  */
171 static struct clk pxa25x_clks[] = {
172         INIT_CK("LCDCLK", LCD, &clk_pxa25x_lcd_ops, &pxa_device_fb.dev),
173         INIT_CKEN("UARTCLK", FFUART, 14745600, 1, &pxa_device_ffuart.dev),
174         INIT_CKEN("UARTCLK", BTUART, 14745600, 1, &pxa_device_btuart.dev),
175         INIT_CKEN("UARTCLK", STUART, 14745600, 1, NULL),
176         INIT_CKEN("UDCCLK", USB, 47923000, 5, &pxa25x_device_udc.dev),
177         INIT_CLK("GPIO11_CLK", &clk_pxa25x_gpio11_ops, 3686400, 0, NULL),
178         INIT_CLK("GPIO12_CLK", &clk_pxa25x_gpio12_ops, 32768, 0, NULL),
179         INIT_CKEN("MMCCLK", MMC, 19169000, 0, &pxa_device_mci.dev),
180         INIT_CKEN("I2CCLK", I2C, 31949000, 0, &pxa_device_i2c.dev),
181
182         INIT_CKEN("SSPCLK",  SSP, 3686400, 0, &pxa25x_device_ssp.dev),
183         INIT_CKEN("SSPCLK", NSSP, 3686400, 0, &pxa25x_device_nssp.dev),
184         INIT_CKEN("SSPCLK", ASSP, 3686400, 0, &pxa25x_device_assp.dev),
185         INIT_CKEN("PWMCLK", PWM0, 3686400, 0, &pxa25x_device_pwm0.dev),
186         INIT_CKEN("PWMCLK", PWM1, 3686400, 0, &pxa25x_device_pwm1.dev),
187
188         INIT_CKEN("AC97CLK",     AC97,     24576000, 0, NULL),
189
190         /*
191         INIT_CKEN("I2SCLK",  I2S,  14745600, 0, NULL),
192         */
193         INIT_CKEN("FICPCLK", FICP, 47923000, 0, NULL),
194 };
195
196 #ifdef CONFIG_PM
197
198 #define SAVE(x)         sleep_save[SLEEP_SAVE_##x] = x
199 #define RESTORE(x)      x = sleep_save[SLEEP_SAVE_##x]
200
201 /*
202  * List of global PXA peripheral registers to preserve.
203  * More ones like CP and general purpose register values are preserved
204  * with the stack pointer in sleep.S.
205  */
206 enum {
207         SLEEP_SAVE_PSTR,
208         SLEEP_SAVE_CKEN,
209         SLEEP_SAVE_COUNT
210 };
211
212
213 static void pxa25x_cpu_pm_save(unsigned long *sleep_save)
214 {
215         SAVE(CKEN);
216         SAVE(PSTR);
217 }
218
219 static void pxa25x_cpu_pm_restore(unsigned long *sleep_save)
220 {
221         /* ensure not to come back here if it wasn't intended */
222         PSPR = 0;
223
224         RESTORE(CKEN);
225         RESTORE(PSTR);
226 }
227
228 static void pxa25x_cpu_pm_enter(suspend_state_t state)
229 {
230         /* Clear reset status */
231         RCSR = RCSR_HWR | RCSR_WDR | RCSR_SMR | RCSR_GPR;
232
233         switch (state) {
234         case PM_SUSPEND_MEM:
235                 /* set resume return address */
236                 PSPR = virt_to_phys(pxa_cpu_resume);
237                 pxa25x_cpu_suspend(PWRMODE_SLEEP);
238                 break;
239         }
240 }
241
242 static struct pxa_cpu_pm_fns pxa25x_cpu_pm_fns = {
243         .save_count     = SLEEP_SAVE_COUNT,
244         .valid          = suspend_valid_only_mem,
245         .save           = pxa25x_cpu_pm_save,
246         .restore        = pxa25x_cpu_pm_restore,
247         .enter          = pxa25x_cpu_pm_enter,
248 };
249
250 static void __init pxa25x_init_pm(void)
251 {
252         pxa_cpu_pm_fns = &pxa25x_cpu_pm_fns;
253 }
254 #else
255 static inline void pxa25x_init_pm(void) {}
256 #endif
257
258 /* PXA25x: supports wakeup from GPIO0..GPIO15 and RTC alarm
259  */
260
261 static int pxa25x_set_wake(unsigned int irq, unsigned int on)
262 {
263         int gpio = IRQ_TO_GPIO(irq);
264         uint32_t mask = 0;
265
266         if (gpio >= 0 && gpio < 85)
267                 return gpio_set_wake(gpio, on);
268
269         if (irq == IRQ_RTCAlrm) {
270                 mask = PWER_RTC;
271                 goto set_pwer;
272         }
273
274         return -EINVAL;
275
276 set_pwer:
277         if (on)
278                 PWER |= mask;
279         else
280                 PWER &=~mask;
281
282         return 0;
283 }
284
285 void __init pxa25x_init_irq(void)
286 {
287         pxa_init_irq(32, pxa25x_set_wake);
288         pxa_init_gpio(85, pxa25x_set_wake);
289 }
290
291 static struct platform_device *pxa25x_devices[] __initdata = {
292         &pxa25x_device_udc,
293         &pxa_device_ffuart,
294         &pxa_device_btuart,
295         &pxa_device_stuart,
296         &pxa_device_i2s,
297         &pxa_device_rtc,
298         &pxa25x_device_ssp,
299         &pxa25x_device_nssp,
300         &pxa25x_device_assp,
301         &pxa25x_device_pwm0,
302         &pxa25x_device_pwm1,
303 };
304
305 static struct sys_device pxa25x_sysdev[] = {
306         {
307                 .cls    = &pxa_irq_sysclass,
308         }, {
309                 .cls    = &pxa2xx_mfp_sysclass,
310         }, {
311                 .cls    = &pxa_gpio_sysclass,
312         },
313 };
314
315 static int __init pxa25x_init(void)
316 {
317         int i, ret = 0;
318
319         /* Only add HWUART for PXA255/26x; PXA210/250/27x do not have it. */
320         if (cpu_is_pxa255())
321                 clks_register(&pxa25x_hwuart_clk, 1);
322
323         if (cpu_is_pxa21x() || cpu_is_pxa25x()) {
324
325                 reset_status = RCSR;
326
327                 clks_register(pxa25x_clks, ARRAY_SIZE(pxa25x_clks));
328
329                 if ((ret = pxa_init_dma(16)))
330                         return ret;
331
332                 pxa25x_init_pm();
333
334                 for (i = 0; i < ARRAY_SIZE(pxa25x_sysdev); i++) {
335                         ret = sysdev_register(&pxa25x_sysdev[i]);
336                         if (ret)
337                                 pr_err("failed to register sysdev[%d]\n", i);
338                 }
339
340                 ret = platform_add_devices(pxa25x_devices,
341                                            ARRAY_SIZE(pxa25x_devices));
342                 if (ret)
343                         return ret;
344         }
345
346         /* Only add HWUART for PXA255/26x; PXA210/250/27x do not have it. */
347         if (cpu_is_pxa255())
348                 ret = platform_device_register(&pxa_device_hwuart);
349
350         return ret;
351 }
352
353 postcore_initcall(pxa25x_init);