[ARM] 5278/1: i2c-pxa fast mode support
[linux-2.6.git] / arch / arm / mach-pxa / pxa25x.c
1 /*
2  *  linux/arch/arm/mach-pxa/pxa25x.c
3  *
4  *  Author:     Nicolas Pitre
5  *  Created:    Jun 15, 2001
6  *  Copyright:  MontaVista Software Inc.
7  *
8  * Code specific to PXA21x/25x/26x variants.
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License version 2 as
12  * published by the Free Software Foundation.
13  *
14  * Since this file should be linked before any other machine specific file,
15  * the __initcall() here will be executed first.  This serves as default
16  * initialization stuff for PXA machines which can be overridden later if
17  * need be.
18  */
19 #include <linux/module.h>
20 #include <linux/kernel.h>
21 #include <linux/init.h>
22 #include <linux/platform_device.h>
23 #include <linux/suspend.h>
24 #include <linux/sysdev.h>
25
26 #include <mach/hardware.h>
27 #include <mach/irqs.h>
28 #include <mach/pxa-regs.h>
29 #include <mach/pxa2xx-regs.h>
30 #include <mach/mfp-pxa25x.h>
31 #include <mach/reset.h>
32 #include <mach/pm.h>
33 #include <mach/dma.h>
34
35 #include "generic.h"
36 #include "devices.h"
37 #include "clock.h"
38
39 int cpu_is_pxa26x(void)
40 {
41         return cpu_is_pxa250() && ((BOOT_DEF & 0x8) == 0);
42 }
43 EXPORT_SYMBOL_GPL(cpu_is_pxa26x);
44
45 /*
46  * Various clock factors driven by the CCCR register.
47  */
48
49 /* Crystal Frequency to Memory Frequency Multiplier (L) */
50 static unsigned char L_clk_mult[32] = { 0, 27, 32, 36, 40, 45, 0, };
51
52 /* Memory Frequency to Run Mode Frequency Multiplier (M) */
53 static unsigned char M_clk_mult[4] = { 0, 1, 2, 4 };
54
55 /* Run Mode Frequency to Turbo Mode Frequency Multiplier (N) */
56 /* Note: we store the value N * 2 here. */
57 static unsigned char N2_clk_mult[8] = { 0, 0, 2, 3, 4, 0, 6, 0 };
58
59 /* Crystal clock */
60 #define BASE_CLK        3686400
61
62 /*
63  * Get the clock frequency as reflected by CCCR and the turbo flag.
64  * We assume these values have been applied via a fcs.
65  * If info is not 0 we also display the current settings.
66  */
67 unsigned int pxa25x_get_clk_frequency_khz(int info)
68 {
69         unsigned long cccr, turbo;
70         unsigned int l, L, m, M, n2, N;
71
72         cccr = CCCR;
73         asm( "mrc\tp14, 0, %0, c6, c0, 0" : "=r" (turbo) );
74
75         l  =  L_clk_mult[(cccr >> 0) & 0x1f];
76         m  =  M_clk_mult[(cccr >> 5) & 0x03];
77         n2 = N2_clk_mult[(cccr >> 7) & 0x07];
78
79         L = l * BASE_CLK;
80         M = m * L;
81         N = n2 * M / 2;
82
83         if(info)
84         {
85                 L += 5000;
86                 printk( KERN_INFO "Memory clock: %d.%02dMHz (*%d)\n",
87                         L / 1000000, (L % 1000000) / 10000, l );
88                 M += 5000;
89                 printk( KERN_INFO "Run Mode clock: %d.%02dMHz (*%d)\n",
90                         M / 1000000, (M % 1000000) / 10000, m );
91                 N += 5000;
92                 printk( KERN_INFO "Turbo Mode clock: %d.%02dMHz (*%d.%d, %sactive)\n",
93                         N / 1000000, (N % 1000000) / 10000, n2 / 2, (n2 % 2) * 5,
94                         (turbo & 1) ? "" : "in" );
95         }
96
97         return (turbo & 1) ? (N/1000) : (M/1000);
98 }
99
100 /*
101  * Return the current memory clock frequency in units of 10kHz
102  */
103 unsigned int pxa25x_get_memclk_frequency_10khz(void)
104 {
105         return L_clk_mult[(CCCR >> 0) & 0x1f] * BASE_CLK / 10000;
106 }
107
108 static unsigned long clk_pxa25x_lcd_getrate(struct clk *clk)
109 {
110         return pxa25x_get_memclk_frequency_10khz() * 10000;
111 }
112
113 static const struct clkops clk_pxa25x_lcd_ops = {
114         .enable         = clk_cken_enable,
115         .disable        = clk_cken_disable,
116         .getrate        = clk_pxa25x_lcd_getrate,
117 };
118
119 static unsigned long gpio12_config_32k[] = {
120         GPIO12_32KHz,
121 };
122
123 static unsigned long gpio12_config_gpio[] = {
124         GPIO12_GPIO,
125 };
126
127 static void clk_gpio12_enable(struct clk *clk)
128 {
129         pxa2xx_mfp_config(gpio12_config_32k, 1);
130 }
131
132 static void clk_gpio12_disable(struct clk *clk)
133 {
134         pxa2xx_mfp_config(gpio12_config_gpio, 1);
135 }
136
137 static const struct clkops clk_pxa25x_gpio12_ops = {
138         .enable         = clk_gpio12_enable,
139         .disable        = clk_gpio12_disable,
140 };
141
142 static unsigned long gpio11_config_3m6[] = {
143         GPIO11_3_6MHz,
144 };
145
146 static unsigned long gpio11_config_gpio[] = {
147         GPIO11_GPIO,
148 };
149
150 static void clk_gpio11_enable(struct clk *clk)
151 {
152         pxa2xx_mfp_config(gpio11_config_3m6, 1);
153 }
154
155 static void clk_gpio11_disable(struct clk *clk)
156 {
157         pxa2xx_mfp_config(gpio11_config_gpio, 1);
158 }
159
160 static const struct clkops clk_pxa25x_gpio11_ops = {
161         .enable         = clk_gpio11_enable,
162         .disable        = clk_gpio11_disable,
163 };
164
165 /*
166  * 3.6864MHz -> OST, GPIO, SSP, PWM, PLLs (95.842MHz, 147.456MHz)
167  * 95.842MHz -> MMC 19.169MHz, I2C 31.949MHz, FICP 47.923MHz, USB 47.923MHz
168  * 147.456MHz -> UART 14.7456MHz, AC97 12.288MHz, I2S 5.672MHz (allegedly)
169  */
170 static struct clk pxa25x_hwuart_clk =
171         INIT_CKEN("UARTCLK", HWUART, 14745600, 1, &pxa_device_hwuart.dev)
172 ;
173
174 /*
175  * PXA 2xx clock declarations.
176  */
177 static struct clk pxa25x_clks[] = {
178         INIT_CK("LCDCLK", LCD, &clk_pxa25x_lcd_ops, &pxa_device_fb.dev),
179         INIT_CKEN("UARTCLK", FFUART, 14745600, 1, &pxa_device_ffuart.dev),
180         INIT_CKEN("UARTCLK", BTUART, 14745600, 1, &pxa_device_btuart.dev),
181         INIT_CKEN("UARTCLK", STUART, 14745600, 1, NULL),
182         INIT_CKEN("UDCCLK", USB, 47923000, 5, &pxa25x_device_udc.dev),
183         INIT_CLK("GPIO11_CLK", &clk_pxa25x_gpio11_ops, 3686400, 0, NULL),
184         INIT_CLK("GPIO12_CLK", &clk_pxa25x_gpio12_ops, 32768, 0, NULL),
185         INIT_CKEN("MMCCLK", MMC, 19169000, 0, &pxa_device_mci.dev),
186         INIT_CKEN("I2CCLK", I2C, 31949000, 0, &pxa_device_i2c.dev),
187
188         INIT_CKEN("SSPCLK",  SSP, 3686400, 0, &pxa25x_device_ssp.dev),
189         INIT_CKEN("SSPCLK", NSSP, 3686400, 0, &pxa25x_device_nssp.dev),
190         INIT_CKEN("SSPCLK", ASSP, 3686400, 0, &pxa25x_device_assp.dev),
191         INIT_CKEN("PWMCLK", PWM0, 3686400, 0, &pxa25x_device_pwm0.dev),
192         INIT_CKEN("PWMCLK", PWM1, 3686400, 0, &pxa25x_device_pwm1.dev),
193
194         INIT_CKEN("AC97CLK",     AC97,     24576000, 0, NULL),
195
196         /*
197         INIT_CKEN("I2SCLK",  I2S,  14745600, 0, NULL),
198         */
199         INIT_CKEN("FICPCLK", FICP, 47923000, 0, NULL),
200 };
201
202 #ifdef CONFIG_PM
203
204 #define SAVE(x)         sleep_save[SLEEP_SAVE_##x] = x
205 #define RESTORE(x)      x = sleep_save[SLEEP_SAVE_##x]
206
207 /*
208  * List of global PXA peripheral registers to preserve.
209  * More ones like CP and general purpose register values are preserved
210  * with the stack pointer in sleep.S.
211  */
212 enum {  SLEEP_SAVE_PGSR0, SLEEP_SAVE_PGSR1, SLEEP_SAVE_PGSR2,
213
214         SLEEP_SAVE_GAFR0_L, SLEEP_SAVE_GAFR0_U,
215         SLEEP_SAVE_GAFR1_L, SLEEP_SAVE_GAFR1_U,
216         SLEEP_SAVE_GAFR2_L, SLEEP_SAVE_GAFR2_U,
217
218         SLEEP_SAVE_PSTR,
219
220         SLEEP_SAVE_CKEN,
221
222         SLEEP_SAVE_COUNT
223 };
224
225
226 static void pxa25x_cpu_pm_save(unsigned long *sleep_save)
227 {
228         SAVE(PGSR0); SAVE(PGSR1); SAVE(PGSR2);
229
230         SAVE(GAFR0_L); SAVE(GAFR0_U);
231         SAVE(GAFR1_L); SAVE(GAFR1_U);
232         SAVE(GAFR2_L); SAVE(GAFR2_U);
233
234         SAVE(CKEN);
235         SAVE(PSTR);
236
237         /* Clear GPIO transition detect bits */
238         GEDR0 = GEDR0; GEDR1 = GEDR1; GEDR2 = GEDR2;
239 }
240
241 static void pxa25x_cpu_pm_restore(unsigned long *sleep_save)
242 {
243         /* restore registers */
244         RESTORE(GAFR0_L); RESTORE(GAFR0_U);
245         RESTORE(GAFR1_L); RESTORE(GAFR1_U);
246         RESTORE(GAFR2_L); RESTORE(GAFR2_U);
247         RESTORE(PGSR0); RESTORE(PGSR1); RESTORE(PGSR2);
248
249         PSSR = PSSR_RDH | PSSR_PH;
250
251         RESTORE(CKEN);
252         RESTORE(PSTR);
253 }
254
255 static void pxa25x_cpu_pm_enter(suspend_state_t state)
256 {
257         /* Clear reset status */
258         RCSR = RCSR_HWR | RCSR_WDR | RCSR_SMR | RCSR_GPR;
259
260         switch (state) {
261         case PM_SUSPEND_MEM:
262                 pxa25x_cpu_suspend(PWRMODE_SLEEP);
263                 break;
264         }
265 }
266
267 static int pxa25x_cpu_pm_prepare(void)
268 {
269         /* set resume return address */
270         PSPR = virt_to_phys(pxa_cpu_resume);
271         return 0;
272 }
273
274 static void pxa25x_cpu_pm_finish(void)
275 {
276         /* ensure not to come back here if it wasn't intended */
277         PSPR = 0;
278 }
279
280 static struct pxa_cpu_pm_fns pxa25x_cpu_pm_fns = {
281         .save_count     = SLEEP_SAVE_COUNT,
282         .valid          = suspend_valid_only_mem,
283         .save           = pxa25x_cpu_pm_save,
284         .restore        = pxa25x_cpu_pm_restore,
285         .enter          = pxa25x_cpu_pm_enter,
286         .prepare        = pxa25x_cpu_pm_prepare,
287         .finish         = pxa25x_cpu_pm_finish,
288 };
289
290 static void __init pxa25x_init_pm(void)
291 {
292         pxa_cpu_pm_fns = &pxa25x_cpu_pm_fns;
293 }
294 #else
295 static inline void pxa25x_init_pm(void) {}
296 #endif
297
298 /* PXA25x: supports wakeup from GPIO0..GPIO15 and RTC alarm
299  */
300
301 static int pxa25x_set_wake(unsigned int irq, unsigned int on)
302 {
303         int gpio = IRQ_TO_GPIO(irq);
304         uint32_t mask = 0;
305
306         if (gpio >= 0 && gpio < 85)
307                 return gpio_set_wake(gpio, on);
308
309         if (irq == IRQ_RTCAlrm) {
310                 mask = PWER_RTC;
311                 goto set_pwer;
312         }
313
314         return -EINVAL;
315
316 set_pwer:
317         if (on)
318                 PWER |= mask;
319         else
320                 PWER &=~mask;
321
322         return 0;
323 }
324
325 void __init pxa25x_init_irq(void)
326 {
327         pxa_init_irq(32, pxa25x_set_wake);
328         pxa_init_gpio(85, pxa25x_set_wake);
329 }
330
331 static struct platform_device *pxa25x_devices[] __initdata = {
332         &pxa25x_device_udc,
333         &pxa_device_ffuart,
334         &pxa_device_btuart,
335         &pxa_device_stuart,
336         &pxa_device_i2s,
337         &pxa_device_rtc,
338         &pxa25x_device_ssp,
339         &pxa25x_device_nssp,
340         &pxa25x_device_assp,
341         &pxa25x_device_pwm0,
342         &pxa25x_device_pwm1,
343 };
344
345 static struct sys_device pxa25x_sysdev[] = {
346         {
347                 .cls    = &pxa_irq_sysclass,
348         }, {
349                 .cls    = &pxa_gpio_sysclass,
350         },
351 };
352
353 static int __init pxa25x_init(void)
354 {
355         int i, ret = 0;
356
357         if (cpu_is_pxa25x()) {
358
359                 reset_status = RCSR;
360
361                 clks_register(pxa25x_clks, ARRAY_SIZE(pxa25x_clks));
362
363                 if ((ret = pxa_init_dma(16)))
364                         return ret;
365
366                 pxa25x_init_pm();
367
368                 for (i = 0; i < ARRAY_SIZE(pxa25x_sysdev); i++) {
369                         ret = sysdev_register(&pxa25x_sysdev[i]);
370                         if (ret)
371                                 pr_err("failed to register sysdev[%d]\n", i);
372                 }
373
374                 ret = platform_add_devices(pxa25x_devices,
375                                            ARRAY_SIZE(pxa25x_devices));
376                 if (ret)
377                         return ret;
378         }
379
380         /* Only add HWUART for PXA255/26x; PXA210/250 do not have it. */
381         if (cpu_is_pxa255() || cpu_is_pxa26x()) {
382                 clks_register(&pxa25x_hwuart_clk, 1);
383                 ret = platform_device_register(&pxa_device_hwuart);
384         }
385
386         return ret;
387 }
388
389 postcore_initcall(pxa25x_init);