ARM: pxa: Access SMEMC via virtual addresses
[linux-2.6.git] / arch / arm / mach-pxa / pxa25x.c
1 /*
2  *  linux/arch/arm/mach-pxa/pxa25x.c
3  *
4  *  Author:     Nicolas Pitre
5  *  Created:    Jun 15, 2001
6  *  Copyright:  MontaVista Software Inc.
7  *
8  * Code specific to PXA21x/25x/26x variants.
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License version 2 as
12  * published by the Free Software Foundation.
13  *
14  * Since this file should be linked before any other machine specific file,
15  * the __initcall() here will be executed first.  This serves as default
16  * initialization stuff for PXA machines which can be overridden later if
17  * need be.
18  */
19 #include <linux/module.h>
20 #include <linux/kernel.h>
21 #include <linux/init.h>
22 #include <linux/platform_device.h>
23 #include <linux/suspend.h>
24 #include <linux/sysdev.h>
25
26 #include <asm/mach/map.h>
27 #include <mach/hardware.h>
28 #include <mach/irqs.h>
29 #include <mach/gpio.h>
30 #include <mach/pxa25x.h>
31 #include <mach/reset.h>
32 #include <mach/pm.h>
33 #include <mach/dma.h>
34 #include <mach/smemc.h>
35
36 #include "generic.h"
37 #include "devices.h"
38 #include "clock.h"
39
40 /*
41  * Various clock factors driven by the CCCR register.
42  */
43
44 /* Crystal Frequency to Memory Frequency Multiplier (L) */
45 static unsigned char L_clk_mult[32] = { 0, 27, 32, 36, 40, 45, 0, };
46
47 /* Memory Frequency to Run Mode Frequency Multiplier (M) */
48 static unsigned char M_clk_mult[4] = { 0, 1, 2, 4 };
49
50 /* Run Mode Frequency to Turbo Mode Frequency Multiplier (N) */
51 /* Note: we store the value N * 2 here. */
52 static unsigned char N2_clk_mult[8] = { 0, 0, 2, 3, 4, 0, 6, 0 };
53
54 /* Crystal clock */
55 #define BASE_CLK        3686400
56
57 /*
58  * Get the clock frequency as reflected by CCCR and the turbo flag.
59  * We assume these values have been applied via a fcs.
60  * If info is not 0 we also display the current settings.
61  */
62 unsigned int pxa25x_get_clk_frequency_khz(int info)
63 {
64         unsigned long cccr, turbo;
65         unsigned int l, L, m, M, n2, N;
66
67         cccr = CCCR;
68         asm( "mrc\tp14, 0, %0, c6, c0, 0" : "=r" (turbo) );
69
70         l  =  L_clk_mult[(cccr >> 0) & 0x1f];
71         m  =  M_clk_mult[(cccr >> 5) & 0x03];
72         n2 = N2_clk_mult[(cccr >> 7) & 0x07];
73
74         L = l * BASE_CLK;
75         M = m * L;
76         N = n2 * M / 2;
77
78         if(info)
79         {
80                 L += 5000;
81                 printk( KERN_INFO "Memory clock: %d.%02dMHz (*%d)\n",
82                         L / 1000000, (L % 1000000) / 10000, l );
83                 M += 5000;
84                 printk( KERN_INFO "Run Mode clock: %d.%02dMHz (*%d)\n",
85                         M / 1000000, (M % 1000000) / 10000, m );
86                 N += 5000;
87                 printk( KERN_INFO "Turbo Mode clock: %d.%02dMHz (*%d.%d, %sactive)\n",
88                         N / 1000000, (N % 1000000) / 10000, n2 / 2, (n2 % 2) * 5,
89                         (turbo & 1) ? "" : "in" );
90         }
91
92         return (turbo & 1) ? (N/1000) : (M/1000);
93 }
94
95 /*
96  * Return the current memory clock frequency in units of 10kHz
97  */
98 unsigned int pxa25x_get_memclk_frequency_10khz(void)
99 {
100         return L_clk_mult[(CCCR >> 0) & 0x1f] * BASE_CLK / 10000;
101 }
102
103 static unsigned long clk_pxa25x_lcd_getrate(struct clk *clk)
104 {
105         return pxa25x_get_memclk_frequency_10khz() * 10000;
106 }
107
108 static const struct clkops clk_pxa25x_lcd_ops = {
109         .enable         = clk_cken_enable,
110         .disable        = clk_cken_disable,
111         .getrate        = clk_pxa25x_lcd_getrate,
112 };
113
114 static unsigned long gpio12_config_32k[] = {
115         GPIO12_32KHz,
116 };
117
118 static unsigned long gpio12_config_gpio[] = {
119         GPIO12_GPIO,
120 };
121
122 static void clk_gpio12_enable(struct clk *clk)
123 {
124         pxa2xx_mfp_config(gpio12_config_32k, 1);
125 }
126
127 static void clk_gpio12_disable(struct clk *clk)
128 {
129         pxa2xx_mfp_config(gpio12_config_gpio, 1);
130 }
131
132 static const struct clkops clk_pxa25x_gpio12_ops = {
133         .enable         = clk_gpio12_enable,
134         .disable        = clk_gpio12_disable,
135 };
136
137 static unsigned long gpio11_config_3m6[] = {
138         GPIO11_3_6MHz,
139 };
140
141 static unsigned long gpio11_config_gpio[] = {
142         GPIO11_GPIO,
143 };
144
145 static void clk_gpio11_enable(struct clk *clk)
146 {
147         pxa2xx_mfp_config(gpio11_config_3m6, 1);
148 }
149
150 static void clk_gpio11_disable(struct clk *clk)
151 {
152         pxa2xx_mfp_config(gpio11_config_gpio, 1);
153 }
154
155 static const struct clkops clk_pxa25x_gpio11_ops = {
156         .enable         = clk_gpio11_enable,
157         .disable        = clk_gpio11_disable,
158 };
159
160 /*
161  * 3.6864MHz -> OST, GPIO, SSP, PWM, PLLs (95.842MHz, 147.456MHz)
162  * 95.842MHz -> MMC 19.169MHz, I2C 31.949MHz, FICP 47.923MHz, USB 47.923MHz
163  * 147.456MHz -> UART 14.7456MHz, AC97 12.288MHz, I2S 5.672MHz (allegedly)
164  */
165 static DEFINE_CKEN(pxa25x_hwuart, HWUART, 14745600, 1);
166
167 static struct clk_lookup pxa25x_hwuart_clkreg =
168         INIT_CLKREG(&clk_pxa25x_hwuart, "pxa2xx-uart.3", NULL);
169
170 /*
171  * PXA 2xx clock declarations.
172  */
173 static DEFINE_CK(pxa25x_lcd, LCD, &clk_pxa25x_lcd_ops);
174 static DEFINE_CKEN(pxa25x_ffuart, FFUART, 14745600, 1);
175 static DEFINE_CKEN(pxa25x_btuart, BTUART, 14745600, 1);
176 static DEFINE_CKEN(pxa25x_stuart, STUART, 14745600, 1);
177 static DEFINE_CKEN(pxa25x_usb, USB, 47923000, 5);
178 static DEFINE_CLK(pxa25x_gpio11, &clk_pxa25x_gpio11_ops, 3686400, 0);
179 static DEFINE_CLK(pxa25x_gpio12, &clk_pxa25x_gpio12_ops, 32768, 0);
180 static DEFINE_CKEN(pxa25x_mmc, MMC, 19169000, 0);
181 static DEFINE_CKEN(pxa25x_i2c, I2C, 31949000, 0);
182 static DEFINE_CKEN(pxa25x_ssp, SSP, 3686400, 0);
183 static DEFINE_CKEN(pxa25x_nssp, NSSP, 3686400, 0);
184 static DEFINE_CKEN(pxa25x_assp, ASSP, 3686400, 0);
185 static DEFINE_CKEN(pxa25x_pwm0, PWM0, 3686400, 0);
186 static DEFINE_CKEN(pxa25x_pwm1, PWM1, 3686400, 0);
187 static DEFINE_CKEN(pxa25x_ac97, AC97, 24576000, 0);
188 static DEFINE_CKEN(pxa25x_i2s, I2S, 14745600, 0);
189 static DEFINE_CKEN(pxa25x_ficp, FICP, 47923000, 0);
190
191 static struct clk_lookup pxa25x_clkregs[] = {
192         INIT_CLKREG(&clk_pxa25x_lcd, "pxa2xx-fb", NULL),
193         INIT_CLKREG(&clk_pxa25x_ffuart, "pxa2xx-uart.0", NULL),
194         INIT_CLKREG(&clk_pxa25x_btuart, "pxa2xx-uart.1", NULL),
195         INIT_CLKREG(&clk_pxa25x_stuart, "pxa2xx-uart.2", NULL),
196         INIT_CLKREG(&clk_pxa25x_usb, "pxa25x-udc", NULL),
197         INIT_CLKREG(&clk_pxa25x_mmc, "pxa2xx-mci.0", NULL),
198         INIT_CLKREG(&clk_pxa25x_i2c, "pxa2xx-i2c.0", NULL),
199         INIT_CLKREG(&clk_pxa25x_ssp, "pxa25x-ssp.0", NULL),
200         INIT_CLKREG(&clk_pxa25x_nssp, "pxa25x-nssp.1", NULL),
201         INIT_CLKREG(&clk_pxa25x_assp, "pxa25x-nssp.2", NULL),
202         INIT_CLKREG(&clk_pxa25x_pwm0, "pxa25x-pwm.0", NULL),
203         INIT_CLKREG(&clk_pxa25x_pwm1, "pxa25x-pwm.1", NULL),
204         INIT_CLKREG(&clk_pxa25x_i2s, "pxa2xx-i2s", NULL),
205         INIT_CLKREG(&clk_pxa25x_stuart, "pxa2xx-ir", "UARTCLK"),
206         INIT_CLKREG(&clk_pxa25x_ficp, "pxa2xx-ir", "FICPCLK"),
207         INIT_CLKREG(&clk_pxa25x_ac97, NULL, "AC97CLK"),
208         INIT_CLKREG(&clk_pxa25x_gpio11, NULL, "GPIO11_CLK"),
209         INIT_CLKREG(&clk_pxa25x_gpio12, NULL, "GPIO12_CLK"),
210 };
211
212 #ifdef CONFIG_PM
213
214 #define SAVE(x)         sleep_save[SLEEP_SAVE_##x] = x
215 #define RESTORE(x)      x = sleep_save[SLEEP_SAVE_##x]
216
217 /*
218  * List of global PXA peripheral registers to preserve.
219  * More ones like CP and general purpose register values are preserved
220  * with the stack pointer in sleep.S.
221  */
222 enum {
223         SLEEP_SAVE_PSTR,
224         SLEEP_SAVE_CKEN,
225         SLEEP_SAVE_COUNT
226 };
227
228
229 static void pxa25x_cpu_pm_save(unsigned long *sleep_save)
230 {
231         SAVE(CKEN);
232         SAVE(PSTR);
233 }
234
235 static void pxa25x_cpu_pm_restore(unsigned long *sleep_save)
236 {
237         RESTORE(CKEN);
238         RESTORE(PSTR);
239 }
240
241 static void pxa25x_cpu_pm_enter(suspend_state_t state)
242 {
243         /* Clear reset status */
244         RCSR = RCSR_HWR | RCSR_WDR | RCSR_SMR | RCSR_GPR;
245
246         switch (state) {
247         case PM_SUSPEND_MEM:
248                 pxa25x_cpu_suspend(PWRMODE_SLEEP);
249                 break;
250         }
251 }
252
253 static int pxa25x_cpu_pm_prepare(void)
254 {
255         /* set resume return address */
256         PSPR = virt_to_phys(pxa_cpu_resume);
257         return 0;
258 }
259
260 static void pxa25x_cpu_pm_finish(void)
261 {
262         /* ensure not to come back here if it wasn't intended */
263         PSPR = 0;
264 }
265
266 static struct pxa_cpu_pm_fns pxa25x_cpu_pm_fns = {
267         .save_count     = SLEEP_SAVE_COUNT,
268         .valid          = suspend_valid_only_mem,
269         .save           = pxa25x_cpu_pm_save,
270         .restore        = pxa25x_cpu_pm_restore,
271         .enter          = pxa25x_cpu_pm_enter,
272         .prepare        = pxa25x_cpu_pm_prepare,
273         .finish         = pxa25x_cpu_pm_finish,
274 };
275
276 static void __init pxa25x_init_pm(void)
277 {
278         pxa_cpu_pm_fns = &pxa25x_cpu_pm_fns;
279 }
280 #else
281 static inline void pxa25x_init_pm(void) {}
282 #endif
283
284 /* PXA25x: supports wakeup from GPIO0..GPIO15 and RTC alarm
285  */
286
287 static int pxa25x_set_wake(unsigned int irq, unsigned int on)
288 {
289         int gpio = IRQ_TO_GPIO(irq);
290         uint32_t mask = 0;
291
292         if (gpio >= 0 && gpio < 85)
293                 return gpio_set_wake(gpio, on);
294
295         if (irq == IRQ_RTCAlrm) {
296                 mask = PWER_RTC;
297                 goto set_pwer;
298         }
299
300         return -EINVAL;
301
302 set_pwer:
303         if (on)
304                 PWER |= mask;
305         else
306                 PWER &=~mask;
307
308         return 0;
309 }
310
311 void __init pxa25x_init_irq(void)
312 {
313         pxa_init_irq(32, pxa25x_set_wake);
314         pxa_init_gpio(IRQ_GPIO_2_x, 2, 84, pxa25x_set_wake);
315 }
316
317 #ifdef CONFIG_CPU_PXA26x
318 void __init pxa26x_init_irq(void)
319 {
320         pxa_init_irq(32, pxa25x_set_wake);
321         pxa_init_gpio(IRQ_GPIO_2_x, 2, 89, pxa25x_set_wake);
322 }
323 #endif
324
325 static struct map_desc pxa25x_io_desc[] __initdata = {
326         {       /* Mem Ctl */
327                 .virtual        = SMEMC_VIRT,
328                 .pfn            = __phys_to_pfn(PXA2XX_SMEMC_BASE),
329                 .length         = 0x00200000,
330                 .type           = MT_DEVICE
331         },
332 };
333
334 void __init pxa25x_map_io(void)
335 {
336         pxa_map_io();
337         iotable_init(ARRAY_AND_SIZE(pxa25x_io_desc));
338         pxa25x_get_clk_frequency_khz(1);
339 }
340
341 static struct platform_device *pxa25x_devices[] __initdata = {
342         &pxa25x_device_udc,
343         &pxa_device_pmu,
344         &pxa_device_i2s,
345         &sa1100_device_rtc,
346         &pxa25x_device_ssp,
347         &pxa25x_device_nssp,
348         &pxa25x_device_assp,
349         &pxa25x_device_pwm0,
350         &pxa25x_device_pwm1,
351 };
352
353 static struct sys_device pxa25x_sysdev[] = {
354         {
355                 .cls    = &pxa_irq_sysclass,
356         }, {
357                 .cls    = &pxa2xx_mfp_sysclass,
358         }, {
359                 .cls    = &pxa_gpio_sysclass,
360         },
361 };
362
363 static int __init pxa25x_init(void)
364 {
365         int i, ret = 0;
366
367         if (cpu_is_pxa25x()) {
368
369                 reset_status = RCSR;
370
371                 clkdev_add_table(pxa25x_clkregs, ARRAY_SIZE(pxa25x_clkregs));
372
373                 if ((ret = pxa_init_dma(IRQ_DMA, 16)))
374                         return ret;
375
376                 pxa25x_init_pm();
377
378                 for (i = 0; i < ARRAY_SIZE(pxa25x_sysdev); i++) {
379                         ret = sysdev_register(&pxa25x_sysdev[i]);
380                         if (ret)
381                                 pr_err("failed to register sysdev[%d]\n", i);
382                 }
383
384                 ret = platform_add_devices(pxa25x_devices,
385                                            ARRAY_SIZE(pxa25x_devices));
386                 if (ret)
387                         return ret;
388         }
389
390         /* Only add HWUART for PXA255/26x; PXA210/250 do not have it. */
391         if (cpu_is_pxa255())
392                 clkdev_add(&pxa25x_hwuart_clkreg);
393
394         return ret;
395 }
396
397 postcore_initcall(pxa25x_init);