arch/arm/mach-ep93xx/core.c

   1 /*
   2  * arch/arm/mach-ep93xx/core.c
   3  * Core routines for Cirrus EP93xx chips.
   4  *
   5  * Copyright (C) 2006 Lennert Buytenhek <buytenh@wantstofly.org>
   6  *
   7  * Thanks go to Michael Burian and Ray Lehtiniemi for their key
   8  * role in the ep93xx linux community.
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or (at
  13  * your option) any later version.
  14  */
  15
  16 #include <linux/kernel.h>
  17 #include <linux/init.h>
  18 #include <linux/spinlock.h>
  19 #include <linux/sched.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/serial.h>
  22 #include <linux/tty.h>
  23 #include <linux/bitops.h>
  24 #include <linux/serial.h>
  25 #include <linux/serial_8250.h>
  26 #include <linux/serial_core.h>
  27 #include <linux/device.h>
  28 #include <linux/mm.h>
  29 #include <linux/time.h>
  30 #include <linux/timex.h>
  31 #include <linux/delay.h>
  32 #include <linux/termios.h>
  33 #include <linux/amba/bus.h>
  34 #include <linux/amba/serial.h>
  35
  36 #include <asm/types.h>
  37 #include <asm/setup.h>
  38 #include <asm/memory.h>
  39 #include <asm/hardware.h>
  40 #include <asm/irq.h>
  41 #include <asm/system.h>
  42 #include <asm/tlbflush.h>
  43 #include <asm/pgtable.h>
  44 #include <asm/io.h>
  45
  46 #include <asm/mach/map.h>
  47 #include <asm/mach/time.h>
  48 #include <asm/mach/irq.h>
  49 #include <asm/arch/gpio.h>
  50
  51 #include <asm/hardware/vic.h>
  52
  53
  54 /*************************************************************************
  55  * Static I/O mappings that are needed for all EP93xx platforms
  56  *************************************************************************/
  57 static struct map_desc ep93xx_io_desc[] __initdata = {
  58         {
  59                 .virtual        = EP93XX_AHB_VIRT_BASE,
  60                 .pfn            = __phys_to_pfn(EP93XX_AHB_PHYS_BASE),
  61                 .length         = EP93XX_AHB_SIZE,
  62                 .type           = MT_DEVICE,
  63         }, {
  64                 .virtual        = EP93XX_APB_VIRT_BASE,
  65                 .pfn            = __phys_to_pfn(EP93XX_APB_PHYS_BASE),
  66                 .length         = EP93XX_APB_SIZE,
  67                 .type           = MT_DEVICE,
  68         },
  69 };
  70
  71 void __init ep93xx_map_io(void)
  72 {
  73         iotable_init(ep93xx_io_desc, ARRAY_SIZE(ep93xx_io_desc));
  74 }
  75
  76
  77 /*************************************************************************
  78  * Timer handling for EP93xx
  79  *************************************************************************
  80  * The ep93xx has four internal timers.  Timers 1, 2 (both 16 bit) and
  81  * 3 (32 bit) count down at 508 kHz, are self-reloading, and can generate
  82  * an interrupt on underflow.  Timer 4 (40 bit) counts down at 983.04 kHz,
  83  * is free-running, and can't generate interrupts.
  84  *
  85  * The 508 kHz timers are ideal for use for the timer interrupt, as the
  86  * most common values of HZ divide 508 kHz nicely.  We pick one of the 16
  87  * bit timers (timer 1) since we don't need more than 16 bits of reload
  88  * value as long as HZ >= 8.
  89  *
  90  * The higher clock rate of timer 4 makes it a better choice than the
  91  * other timers for use in gettimeoffset(), while the fact that it can't
  92  * generate interrupts means we don't have to worry about not being able
  93  * to use this timer for something else.  We also use timer 4 for keeping
  94  * track of lost jiffies.
  95  */
  96 static unsigned int last_jiffy_time;
  97
  98 #define TIMER4_TICKS_PER_JIFFY          ((CLOCK_TICK_RATE + (HZ/2)) / HZ)
  99
 100 static int ep93xx_timer_interrupt(int irq, void *dev_id)
 101 {
 102         write_seqlock(&xtime_lock);
 103
 104         __raw_writel(1, EP93XX_TIMER1_CLEAR);
 105         while ((signed long)
 106                 (__raw_readl(EP93XX_TIMER4_VALUE_LOW) - last_jiffy_time)
 107                                                 >= TIMER4_TICKS_PER_JIFFY) {
 108                 last_jiffy_time += TIMER4_TICKS_PER_JIFFY;
 109                 timer_tick();
 110         }
 111
 112         write_sequnlock(&xtime_lock);
 113
 114         return IRQ_HANDLED;
 115 }
 116
 117 static struct irqaction ep93xx_timer_irq = {
 118         .name           = "ep93xx timer",
 119         .flags          = IRQF_DISABLED | IRQF_TIMER,
 120         .handler        = ep93xx_timer_interrupt,
 121 };
 122
 123 static void __init ep93xx_timer_init(void)
 124 {
 125         /* Enable periodic HZ timer.  */
 126         __raw_writel(0x48, EP93XX_TIMER1_CONTROL);
 127         __raw_writel((508469 / HZ) - 1, EP93XX_TIMER1_LOAD);
 128         __raw_writel(0xc8, EP93XX_TIMER1_CONTROL);
 129
 130         /* Enable lost jiffy timer.  */
 131         __raw_writel(0x100, EP93XX_TIMER4_VALUE_HIGH);
 132
 133         setup_irq(IRQ_EP93XX_TIMER1, &ep93xx_timer_irq);
 134 }
 135
 136 static unsigned long ep93xx_gettimeoffset(void)
 137 {
 138         int offset;
 139
 140         offset = __raw_readl(EP93XX_TIMER4_VALUE_LOW) - last_jiffy_time;
 141
 142         /* Calculate (1000000 / 983040) * offset.  */
 143         return offset + (53 * offset / 3072);
 144 }
 145
 146 struct sys_timer ep93xx_timer = {
 147         .init           = ep93xx_timer_init,
 148         .offset         = ep93xx_gettimeoffset,
 149 };
 150
 151
 152 /*************************************************************************
 153  * GPIO handling for EP93xx
 154  *************************************************************************/
 155 static unsigned char gpio_int_enable[3];
 156 static unsigned char gpio_int_type1[3];
 157 static unsigned char gpio_int_type2[3];
 158
 159 static void update_gpio_int_params(int abf)
 160 {
 161         if (abf == 0) {
 162                 __raw_writeb(0, EP93XX_GPIO_A_INT_ENABLE);
 163                 __raw_writeb(gpio_int_type2[0], EP93XX_GPIO_A_INT_TYPE2);
 164                 __raw_writeb(gpio_int_type1[0], EP93XX_GPIO_A_INT_TYPE1);
 165                 __raw_writeb(gpio_int_enable[0], EP93XX_GPIO_A_INT_ENABLE);
 166         } else if (abf == 1) {
 167                 __raw_writeb(0, EP93XX_GPIO_B_INT_ENABLE);
 168                 __raw_writeb(gpio_int_type2[1], EP93XX_GPIO_B_INT_TYPE2);
 169                 __raw_writeb(gpio_int_type1[1], EP93XX_GPIO_B_INT_TYPE1);
 170                 __raw_writeb(gpio_int_enable[1], EP93XX_GPIO_B_INT_ENABLE);
 171         } else if (abf == 2) {
 172                 __raw_writeb(0, EP93XX_GPIO_F_INT_ENABLE);
 173                 __raw_writeb(gpio_int_type2[2], EP93XX_GPIO_F_INT_TYPE2);
 174                 __raw_writeb(gpio_int_type1[2], EP93XX_GPIO_F_INT_TYPE1);
 175                 __raw_writeb(gpio_int_enable[2], EP93XX_GPIO_F_INT_ENABLE);
 176         } else {
 177                 BUG();
 178         }
 179 }
 180
 181
 182 static unsigned char data_register_offset[8] = {
 183         0x00, 0x04, 0x08, 0x0c, 0x20, 0x30, 0x38, 0x40,
 184 };
 185
 186 static unsigned char data_direction_register_offset[8] = {
 187         0x10, 0x14, 0x18, 0x1c, 0x24, 0x34, 0x3c, 0x44,
 188 };
 189
 190 void gpio_line_config(int line, int direction)
 191 {
 192         unsigned int data_direction_register;
 193         unsigned long flags;
 194         unsigned char v;
 195
 196         data_direction_register =
 197                 EP93XX_GPIO_REG(data_direction_register_offset[line >> 3]);
 198
 199         local_irq_save(flags);
 200         if (direction == GPIO_OUT) {
 201                 if (line >= 0 && line < 16) {
 202                         /* Port A/B.  */
 203                         gpio_int_enable[line >> 3] &= ~(1 << (line & 7));
 204                         update_gpio_int_params(line >> 3);
 205                 } else if (line >= 40 && line < 48) {
 206                         /* Port F.  */
 207                         gpio_int_enable[2] &= ~(1 << (line & 7));
 208                         update_gpio_int_params(2);
 209                 }
 210
 211                 v = __raw_readb(data_direction_register);
 212                 v |= 1 << (line & 7);
 213                 __raw_writeb(v, data_direction_register);
 214         } else if (direction == GPIO_IN) {
 215                 v = __raw_readb(data_direction_register);
 216                 v &= ~(1 << (line & 7));
 217                 __raw_writeb(v, data_direction_register);
 218         }
 219         local_irq_restore(flags);
 220 }
 221 EXPORT_SYMBOL(gpio_line_config);
 222
 223 int gpio_line_get(int line)
 224 {
 225         unsigned int data_register;
 226
 227         data_register = EP93XX_GPIO_REG(data_register_offset[line >> 3]);
 228
 229         return !!(__raw_readb(data_register) & (1 << (line & 7)));
 230 }
 231 EXPORT_SYMBOL(gpio_line_get);
 232
 233 void gpio_line_set(int line, int value)
 234 {
 235         unsigned int data_register;
 236         unsigned long flags;
 237         unsigned char v;
 238
 239         data_register = EP93XX_GPIO_REG(data_register_offset[line >> 3]);
 240
 241         local_irq_save(flags);
 242         if (value == EP93XX_GPIO_HIGH) {
 243                 v = __raw_readb(data_register);
 244                 v |= 1 << (line & 7);
 245                 __raw_writeb(v, data_register);
 246         } else if (value == EP93XX_GPIO_LOW) {
 247                 v = __raw_readb(data_register);
 248                 v &= ~(1 << (line & 7));
 249                 __raw_writeb(v, data_register);
 250         }
 251         local_irq_restore(flags);
 252 }
 253 EXPORT_SYMBOL(gpio_line_set);
 254
 255
 256 /*************************************************************************
 257  * EP93xx IRQ handling
 258  *************************************************************************/
 259 static void ep93xx_gpio_ab_irq_handler(unsigned int irq, struct irq_desc *desc)
 260 {
 261         unsigned char status;
 262         int i;
 263
 264         status = __raw_readb(EP93XX_GPIO_A_INT_STATUS);
 265         for (i = 0; i < 8; i++) {
 266                 if (status & (1 << i)) {
 267                         desc = irq_desc + IRQ_EP93XX_GPIO(0) + i;
 268                         desc_handle_irq(IRQ_EP93XX_GPIO(0) + i, desc);
 269                 }
 270         }
 271
 272         status = __raw_readb(EP93XX_GPIO_B_INT_STATUS);
 273         for (i = 0; i < 8; i++) {
 274                 if (status & (1 << i)) {
 275                         desc = irq_desc + IRQ_EP93XX_GPIO(8) + i;
 276                         desc_handle_irq(IRQ_EP93XX_GPIO(8) + i, desc);
 277                 }
 278         }
 279 }
 280
 281 static void ep93xx_gpio_f_irq_handler(unsigned int irq, struct irq_desc *desc)
 282 {
 283         int gpio_irq = IRQ_EP93XX_GPIO(16) + (((irq + 1) & 7) ^ 4);
 284
 285         desc_handle_irq(gpio_irq, irq_desc + gpio_irq);
 286 }
 287
 288 static void ep93xx_gpio_irq_mask_ack(unsigned int irq)
 289 {
 290         int line = irq - IRQ_EP93XX_GPIO(0);
 291         int port = line >> 3;
 292
 293         gpio_int_enable[port] &= ~(1 << (line & 7));
 294         update_gpio_int_params(port);
 295
 296         if (port == 0) {
 297                 __raw_writel(1 << (line & 7), EP93XX_GPIO_A_INT_ACK);
 298         } else if (port == 1) {
 299                 __raw_writel(1 << (line & 7), EP93XX_GPIO_B_INT_ACK);
 300         } else if (port == 2) {
 301                 __raw_writel(1 << (line & 7), EP93XX_GPIO_F_INT_ACK);
 302         }
 303 }
 304
 305 static void ep93xx_gpio_irq_mask(unsigned int irq)
 306 {
 307         int line = irq - IRQ_EP93XX_GPIO(0);
 308         int port = line >> 3;
 309
 310         gpio_int_enable[port] &= ~(1 << (line & 7));
 311         update_gpio_int_params(port);
 312 }
 313
 314 static void ep93xx_gpio_irq_unmask(unsigned int irq)
 315 {
 316         int line = irq - IRQ_EP93XX_GPIO(0);
 317         int port = line >> 3;
 318
 319         gpio_int_enable[port] |= 1 << (line & 7);
 320         update_gpio_int_params(port);
 321 }
 322
 323
 324 /*
 325  * gpio_int_type1 controls whether the interrupt is level (0) or
 326  * edge (1) triggered, while gpio_int_type2 controls whether it
 327  * triggers on low/falling (0) or high/rising (1).
 328  */
 329 static int ep93xx_gpio_irq_type(unsigned int irq, unsigned int type)
 330 {
 331         int port;
 332         int line;
 333
 334         line = irq - IRQ_EP93XX_GPIO(0);
 335         if (line >= 0 && line < 16) {
 336                 gpio_line_config(line, GPIO_IN);
 337         } else {
 338                 gpio_line_config(EP93XX_GPIO_LINE_F(line), GPIO_IN);
 339         }
 340
 341         port = line >> 3;
 342         line &= 7;
 343
 344         if (type & IRQT_RISING) {
 345                 gpio_int_type1[port] |= 1 << line;
 346                 gpio_int_type2[port] |= 1 << line;
 347         } else if (type & IRQT_FALLING) {
 348                 gpio_int_type1[port] |= 1 << line;
 349                 gpio_int_type2[port] &= ~(1 << line);
 350         } else if (type & IRQT_HIGH) {
 351                 gpio_int_type1[port] &= ~(1 << line);
 352                 gpio_int_type2[port] |= 1 << line;
 353         } else if (type & IRQT_LOW) {
 354                 gpio_int_type1[port] &= ~(1 << line);
 355                 gpio_int_type2[port] &= ~(1 << line);
 356         }
 357         update_gpio_int_params(port);
 358
 359         return 0;
 360 }
 361
 362 static struct irq_chip ep93xx_gpio_irq_chip = {
 363         .name           = "GPIO",
 364         .ack            = ep93xx_gpio_irq_mask_ack,
 365         .mask           = ep93xx_gpio_irq_mask,
 366         .unmask         = ep93xx_gpio_irq_unmask,
 367         .set_type       = ep93xx_gpio_irq_type,
 368 };
 369
 370
 371 void __init ep93xx_init_irq(void)
 372 {
 373         int irq;
 374
 375         vic_init((void *)EP93XX_VIC1_BASE, 0, EP93XX_VIC1_VALID_IRQ_MASK);
 376         vic_init((void *)EP93XX_VIC2_BASE, 32, EP93XX_VIC2_VALID_IRQ_MASK);
 377
 378         for (irq = IRQ_EP93XX_GPIO(0); irq <= IRQ_EP93XX_GPIO(23); irq++) {
 379                 set_irq_chip(irq, &ep93xx_gpio_irq_chip);
 380                 set_irq_handler(irq, handle_level_irq);
 381                 set_irq_flags(irq, IRQF_VALID);
 382         }
 383
 384         set_irq_chained_handler(IRQ_EP93XX_GPIO_AB, ep93xx_gpio_ab_irq_handler);
 385         set_irq_chained_handler(IRQ_EP93XX_GPIO0MUX, ep93xx_gpio_f_irq_handler);
 386         set_irq_chained_handler(IRQ_EP93XX_GPIO1MUX, ep93xx_gpio_f_irq_handler);
 387         set_irq_chained_handler(IRQ_EP93XX_GPIO2MUX, ep93xx_gpio_f_irq_handler);
 388         set_irq_chained_handler(IRQ_EP93XX_GPIO3MUX, ep93xx_gpio_f_irq_handler);
 389         set_irq_chained_handler(IRQ_EP93XX_GPIO4MUX, ep93xx_gpio_f_irq_handler);
 390         set_irq_chained_handler(IRQ_EP93XX_GPIO5MUX, ep93xx_gpio_f_irq_handler);
 391         set_irq_chained_handler(IRQ_EP93XX_GPIO6MUX, ep93xx_gpio_f_irq_handler);
 392         set_irq_chained_handler(IRQ_EP93XX_GPIO7MUX, ep93xx_gpio_f_irq_handler);
 393 }
 394
 395
 396 /*************************************************************************
 397  * EP93xx peripheral handling
 398  *************************************************************************/
 399 #define EP93XX_UART_MCR_OFFSET          (0x0100)
 400
 401 static void ep93xx_uart_set_mctrl(struct amba_device *dev,
 402                                   void __iomem *base, unsigned int mctrl)
 403 {
 404         unsigned int mcr;
 405
 406         mcr = 0;
 407         if (!(mctrl & TIOCM_RTS))
 408                 mcr |= 2;
 409         if (!(mctrl & TIOCM_DTR))
 410                 mcr |= 1;
 411
 412         __raw_writel(mcr, base + EP93XX_UART_MCR_OFFSET);
 413 }
 414
 415 static struct amba_pl010_data ep93xx_uart_data = {
 416         .set_mctrl      = ep93xx_uart_set_mctrl,
 417 };
 418
 419 static struct amba_device uart1_device = {
 420         .dev            = {
 421                 .bus_id         = "apb:uart1",
 422                 .platform_data  = &ep93xx_uart_data,
 423         },
 424         .res            = {
 425                 .start  = EP93XX_UART1_PHYS_BASE,
 426                 .end    = EP93XX_UART1_PHYS_BASE + 0x0fff,
 427                 .flags  = IORESOURCE_MEM,
 428         },
 429         .irq            = { IRQ_EP93XX_UART1, NO_IRQ },
 430         .periphid       = 0x00041010,
 431 };
 432
 433 static struct amba_device uart2_device = {
 434         .dev            = {
 435                 .bus_id         = "apb:uart2",
 436                 .platform_data  = &ep93xx_uart_data,
 437         },
 438         .res            = {
 439                 .start  = EP93XX_UART2_PHYS_BASE,
 440                 .end    = EP93XX_UART2_PHYS_BASE + 0x0fff,
 441                 .flags  = IORESOURCE_MEM,
 442         },
 443         .irq            = { IRQ_EP93XX_UART2, NO_IRQ },
 444         .periphid       = 0x00041010,
 445 };
 446
 447 static struct amba_device uart3_device = {
 448         .dev            = {
 449                 .bus_id         = "apb:uart3",
 450                 .platform_data  = &ep93xx_uart_data,
 451         },
 452         .res            = {
 453                 .start  = EP93XX_UART3_PHYS_BASE,
 454                 .end    = EP93XX_UART3_PHYS_BASE + 0x0fff,
 455                 .flags  = IORESOURCE_MEM,
 456         },
 457         .irq            = { IRQ_EP93XX_UART3, NO_IRQ },
 458         .periphid       = 0x00041010,
 459 };
 460
 461
 462 static struct platform_device ep93xx_rtc_device = {
 463        .name           = "ep93xx-rtc",
 464        .id             = -1,
 465        .num_resources  = 0,
 466 };
 467
 468
 469 static struct resource ep93xx_ohci_resources[] = {
 470         [0] = {
 471                 .start  = EP93XX_USB_PHYS_BASE,
 472                 .end    = EP93XX_USB_PHYS_BASE + 0x0fff,
 473                 .flags  = IORESOURCE_MEM,
 474         },
 475         [1] = {
 476                 .start  = IRQ_EP93XX_USB,
 477                 .end    = IRQ_EP93XX_USB,
 478                 .flags  = IORESOURCE_IRQ,
 479         },
 480 };
 481
 482 static struct platform_device ep93xx_ohci_device = {
 483         .name           = "ep93xx-ohci",
 484         .id             = -1,
 485         .dev            = {
 486                 .dma_mask               = (void *)0xffffffff,
 487                 .coherent_dma_mask      = 0xffffffff,
 488         },
 489         .num_resources  = ARRAY_SIZE(ep93xx_ohci_resources),
 490         .resource       = ep93xx_ohci_resources,
 491 };
 492
 493
 494 void __init ep93xx_init_devices(void)
 495 {
 496         unsigned int v;
 497
 498         /*
 499          * Disallow access to MaverickCrunch initially.
 500          */
 501         v = __raw_readl(EP93XX_SYSCON_DEVICE_CONFIG);
 502         v &= ~EP93XX_SYSCON_DEVICE_CONFIG_CRUNCH_ENABLE;
 503         __raw_writel(0xaa, EP93XX_SYSCON_SWLOCK);
 504         __raw_writel(v, EP93XX_SYSCON_DEVICE_CONFIG);
 505
 506         amba_device_register(&uart1_device, &iomem_resource);
 507         amba_device_register(&uart2_device, &iomem_resource);
 508         amba_device_register(&uart3_device, &iomem_resource);
 509
 510         platform_device_register(&ep93xx_rtc_device);
 511         platform_device_register(&ep93xx_ohci_device);
 512 }