ARM: at91: make sdram/ddr register base soc independent
[linux-2.6.git] / arch / arm / mach-at91 / include / mach / at91sam9263.h
1 /*
2  * arch/arm/mach-at91/include/mach/at91sam9263.h
3  *
4  * (C) 2007 Atmel Corporation.
5  *
6  * Common definitions.
7  * Based on AT91SAM9263 datasheet revision B (Preliminary).
8  *
9  * This program is free software; you can redistribute it and/or modify
10  * it under the terms of the GNU General Public License as published by
11  * the Free Software Foundation; either version 2 of the License, or
12  * (at your option) any later version.
13  */
14
15 #ifndef AT91SAM9263_H
16 #define AT91SAM9263_H
17
18 /*
19  * Peripheral identifiers/interrupts.
20  */
21 #define AT91SAM9263_ID_PIOA     2       /* Parallel IO Controller A */
22 #define AT91SAM9263_ID_PIOB     3       /* Parallel IO Controller B */
23 #define AT91SAM9263_ID_PIOCDE   4       /* Parallel IO Controller C, D and E */
24 #define AT91SAM9263_ID_US0      7       /* USART 0 */
25 #define AT91SAM9263_ID_US1      8       /* USART 1 */
26 #define AT91SAM9263_ID_US2      9       /* USART 2 */
27 #define AT91SAM9263_ID_MCI0     10      /* Multimedia Card Interface 0 */
28 #define AT91SAM9263_ID_MCI1     11      /* Multimedia Card Interface 1 */
29 #define AT91SAM9263_ID_CAN      12      /* CAN */
30 #define AT91SAM9263_ID_TWI      13      /* Two-Wire Interface */
31 #define AT91SAM9263_ID_SPI0     14      /* Serial Peripheral Interface 0 */
32 #define AT91SAM9263_ID_SPI1     15      /* Serial Peripheral Interface 1 */
33 #define AT91SAM9263_ID_SSC0     16      /* Serial Synchronous Controller 0 */
34 #define AT91SAM9263_ID_SSC1     17      /* Serial Synchronous Controller 1 */
35 #define AT91SAM9263_ID_AC97C    18      /* AC97 Controller */
36 #define AT91SAM9263_ID_TCB      19      /* Timer Counter 0, 1 and 2 */
37 #define AT91SAM9263_ID_PWMC     20      /* Pulse Width Modulation Controller */
38 #define AT91SAM9263_ID_EMAC     21      /* Ethernet */
39 #define AT91SAM9263_ID_2DGE     23      /* 2D Graphic Engine */
40 #define AT91SAM9263_ID_UDP      24      /* USB Device Port */
41 #define AT91SAM9263_ID_ISI      25      /* Image Sensor Interface */
42 #define AT91SAM9263_ID_LCDC     26      /* LCD Controller */
43 #define AT91SAM9263_ID_DMA      27      /* DMA Controller */
44 #define AT91SAM9263_ID_UHP      29      /* USB Host port */
45 #define AT91SAM9263_ID_IRQ0     30      /* Advanced Interrupt Controller (IRQ0) */
46 #define AT91SAM9263_ID_IRQ1     31      /* Advanced Interrupt Controller (IRQ1) */
47
48
49 /*
50  * User Peripheral physical base addresses.
51  */
52 #define AT91SAM9263_BASE_UDP            0xfff78000
53 #define AT91SAM9263_BASE_TCB0           0xfff7c000
54 #define AT91SAM9263_BASE_TC0            0xfff7c000
55 #define AT91SAM9263_BASE_TC1            0xfff7c040
56 #define AT91SAM9263_BASE_TC2            0xfff7c080
57 #define AT91SAM9263_BASE_MCI0           0xfff80000
58 #define AT91SAM9263_BASE_MCI1           0xfff84000
59 #define AT91SAM9263_BASE_TWI            0xfff88000
60 #define AT91SAM9263_BASE_US0            0xfff8c000
61 #define AT91SAM9263_BASE_US1            0xfff90000
62 #define AT91SAM9263_BASE_US2            0xfff94000
63 #define AT91SAM9263_BASE_SSC0           0xfff98000
64 #define AT91SAM9263_BASE_SSC1           0xfff9c000
65 #define AT91SAM9263_BASE_AC97C          0xfffa0000
66 #define AT91SAM9263_BASE_SPI0           0xfffa4000
67 #define AT91SAM9263_BASE_SPI1           0xfffa8000
68 #define AT91SAM9263_BASE_CAN            0xfffac000
69 #define AT91SAM9263_BASE_PWMC           0xfffb8000
70 #define AT91SAM9263_BASE_EMAC           0xfffbc000
71 #define AT91SAM9263_BASE_ISI            0xfffc4000
72 #define AT91SAM9263_BASE_2DGE           0xfffc8000
73
74 /*
75  * System Peripherals (offset from AT91_BASE_SYS)
76  */
77 #define AT91_PMC        (0xfffffc00 - AT91_BASE_SYS)
78 #define AT91_GPBR       (0xfffffd60 - AT91_BASE_SYS)
79
80 #define AT91SAM9263_BASE_ECC0   0xffffe000
81 #define AT91SAM9263_BASE_SDRAMC0 0xffffe200
82 #define AT91SAM9263_BASE_SMC0   0xffffe400
83 #define AT91SAM9263_BASE_ECC1   0xffffe600
84 #define AT91SAM9263_BASE_SDRAMC1 0xffffe800
85 #define AT91SAM9263_BASE_SMC1   0xffffea00
86 #define AT91SAM9263_BASE_MATRIX 0xffffec00
87 #define AT91SAM9263_BASE_DBGU   AT91_BASE_DBGU1
88 #define AT91SAM9263_BASE_PIOA   0xfffff200
89 #define AT91SAM9263_BASE_PIOB   0xfffff400
90 #define AT91SAM9263_BASE_PIOC   0xfffff600
91 #define AT91SAM9263_BASE_PIOD   0xfffff800
92 #define AT91SAM9263_BASE_PIOE   0xfffffa00
93 #define AT91SAM9263_BASE_RSTC   0xfffffd00
94 #define AT91SAM9263_BASE_SHDWC  0xfffffd10
95 #define AT91SAM9263_BASE_RTT0   0xfffffd20
96 #define AT91SAM9263_BASE_PIT    0xfffffd30
97 #define AT91SAM9263_BASE_WDT    0xfffffd40
98 #define AT91SAM9263_BASE_RTT1   0xfffffd50
99
100 #define AT91_USART0     AT91SAM9263_BASE_US0
101 #define AT91_USART1     AT91SAM9263_BASE_US1
102 #define AT91_USART2     AT91SAM9263_BASE_US2
103
104 #define AT91_SMC        AT91_SMC0
105
106 /*
107  * Internal Memory.
108  */
109 #define AT91SAM9263_SRAM0_BASE  0x00300000      /* Internal SRAM 0 base address */
110 #define AT91SAM9263_SRAM0_SIZE  (80 * SZ_1K)    /* Internal SRAM 0 size (80Kb) */
111
112 #define AT91SAM9263_ROM_BASE    0x00400000      /* Internal ROM base address */
113 #define AT91SAM9263_ROM_SIZE    SZ_128K         /* Internal ROM size (128Kb) */
114
115 #define AT91SAM9263_SRAM1_BASE  0x00500000      /* Internal SRAM 1 base address */
116 #define AT91SAM9263_SRAM1_SIZE  SZ_16K          /* Internal SRAM 1 size (16Kb) */
117
118 #define AT91SAM9263_LCDC_BASE   0x00700000      /* LCD Controller */
119 #define AT91SAM9263_DMAC_BASE   0x00800000      /* DMA Controller */
120 #define AT91SAM9263_UHP_BASE    0x00a00000      /* USB Host controller */
121
122
123 #endif