Merge branch 'for-davem' of ssh://master.kernel.org/pub/scm/linux/kernel/git/linville...
[linux-2.6.git] / arch / alpha / kernel / sys_wildfire.c
1 /*
2  *  linux/arch/alpha/kernel/sys_wildfire.c
3  *
4  *  Wildfire support.
5  *
6  *  Copyright (C) 2000 Andrea Arcangeli <andrea@suse.de> SuSE
7  */
8
9 #include <linux/kernel.h>
10 #include <linux/types.h>
11 #include <linux/mm.h>
12 #include <linux/sched.h>
13 #include <linux/pci.h>
14 #include <linux/init.h>
15 #include <linux/bitops.h>
16
17 #include <asm/ptrace.h>
18 #include <asm/system.h>
19 #include <asm/dma.h>
20 #include <asm/irq.h>
21 #include <asm/mmu_context.h>
22 #include <asm/io.h>
23 #include <asm/pgtable.h>
24 #include <asm/core_wildfire.h>
25 #include <asm/hwrpb.h>
26 #include <asm/tlbflush.h>
27
28 #include "proto.h"
29 #include "irq_impl.h"
30 #include "pci_impl.h"
31 #include "machvec_impl.h"
32
33 static unsigned long cached_irq_mask[WILDFIRE_NR_IRQS/(sizeof(long)*8)];
34
35 DEFINE_SPINLOCK(wildfire_irq_lock);
36
37 static int doing_init_irq_hw = 0;
38
39 static void
40 wildfire_update_irq_hw(unsigned int irq)
41 {
42         int qbbno = (irq >> 8) & (WILDFIRE_MAX_QBB - 1);
43         int pcano = (irq >> 6) & (WILDFIRE_PCA_PER_QBB - 1);
44         wildfire_pca *pca;
45         volatile unsigned long * enable0;
46
47         if (!WILDFIRE_PCA_EXISTS(qbbno, pcano)) {
48                 if (!doing_init_irq_hw) {
49                         printk(KERN_ERR "wildfire_update_irq_hw:"
50                                " got irq %d for non-existent PCA %d"
51                                " on QBB %d.\n",
52                                irq, pcano, qbbno);
53                 }
54                 return;
55         }
56
57         pca = WILDFIRE_pca(qbbno, pcano);
58         enable0 = (unsigned long *) &pca->pca_int[0].enable; /* ??? */
59
60         *enable0 = cached_irq_mask[qbbno * WILDFIRE_PCA_PER_QBB + pcano];
61         mb();
62         *enable0;
63 }
64
65 static void __init
66 wildfire_init_irq_hw(void)
67 {
68 #if 0
69         register wildfire_pca * pca = WILDFIRE_pca(0, 0);
70         volatile unsigned long * enable0, * enable1, * enable2, *enable3;
71         volatile unsigned long * target0, * target1, * target2, *target3;
72
73         enable0 = (unsigned long *) &pca->pca_int[0].enable;
74         enable1 = (unsigned long *) &pca->pca_int[1].enable;
75         enable2 = (unsigned long *) &pca->pca_int[2].enable;
76         enable3 = (unsigned long *) &pca->pca_int[3].enable;
77
78         target0 = (unsigned long *) &pca->pca_int[0].target;
79         target1 = (unsigned long *) &pca->pca_int[1].target;
80         target2 = (unsigned long *) &pca->pca_int[2].target;
81         target3 = (unsigned long *) &pca->pca_int[3].target;
82
83         *enable0 = *enable1 = *enable2 = *enable3 = 0;
84
85         *target0 = (1UL<<8) | WILDFIRE_QBB(0);
86         *target1 = *target2 = *target3 = 0;
87
88         mb();
89
90         *enable0; *enable1; *enable2; *enable3;
91         *target0; *target1; *target2; *target3;
92
93 #else
94         int i;
95
96         doing_init_irq_hw = 1;
97
98         /* Need to update only once for every possible PCA. */
99         for (i = 0; i < WILDFIRE_NR_IRQS; i+=WILDFIRE_IRQ_PER_PCA)
100                 wildfire_update_irq_hw(i);
101
102         doing_init_irq_hw = 0;
103 #endif
104 }
105
106 static void
107 wildfire_enable_irq(struct irq_data *d)
108 {
109         unsigned int irq = d->irq;
110
111         if (irq < 16)
112                 i8259a_enable_irq(d);
113
114         spin_lock(&wildfire_irq_lock);
115         set_bit(irq, &cached_irq_mask);
116         wildfire_update_irq_hw(irq);
117         spin_unlock(&wildfire_irq_lock);
118 }
119
120 static void
121 wildfire_disable_irq(struct irq_data *d)
122 {
123         unsigned int irq = d->irq;
124
125         if (irq < 16)
126                 i8259a_disable_irq(d);
127
128         spin_lock(&wildfire_irq_lock);
129         clear_bit(irq, &cached_irq_mask);
130         wildfire_update_irq_hw(irq);
131         spin_unlock(&wildfire_irq_lock);
132 }
133
134 static void
135 wildfire_mask_and_ack_irq(struct irq_data *d)
136 {
137         unsigned int irq = d->irq;
138
139         if (irq < 16)
140                 i8259a_mask_and_ack_irq(d);
141
142         spin_lock(&wildfire_irq_lock);
143         clear_bit(irq, &cached_irq_mask);
144         wildfire_update_irq_hw(irq);
145         spin_unlock(&wildfire_irq_lock);
146 }
147
148 static struct irq_chip wildfire_irq_type = {
149         .name           = "WILDFIRE",
150         .irq_unmask     = wildfire_enable_irq,
151         .irq_mask       = wildfire_disable_irq,
152         .irq_mask_ack   = wildfire_mask_and_ack_irq,
153 };
154
155 static void __init
156 wildfire_init_irq_per_pca(int qbbno, int pcano)
157 {
158         int i, irq_bias;
159         unsigned long io_bias;
160         static struct irqaction isa_enable = {
161                 .handler        = no_action,
162                 .name           = "isa_enable",
163         };
164
165         irq_bias = qbbno * (WILDFIRE_PCA_PER_QBB * WILDFIRE_IRQ_PER_PCA)
166                  + pcano * WILDFIRE_IRQ_PER_PCA;
167
168         /* Only need the following for first PCI bus per PCA. */
169         io_bias = WILDFIRE_IO(qbbno, pcano<<1) - WILDFIRE_IO_BIAS;
170
171 #if 0
172         outb(0, DMA1_RESET_REG + io_bias);
173         outb(0, DMA2_RESET_REG + io_bias);
174         outb(DMA_MODE_CASCADE, DMA2_MODE_REG + io_bias);
175         outb(0, DMA2_MASK_REG + io_bias);
176 #endif
177
178 #if 0
179         /* ??? Not sure how to do this, yet... */
180         init_i8259a_irqs(); /* ??? */
181 #endif
182
183         for (i = 0; i < 16; ++i) {
184                 if (i == 2)
185                         continue;
186                 set_irq_chip_and_handler(i+irq_bias, &wildfire_irq_type,
187                         handle_level_irq);
188                 irq_set_status_flags(i + irq_bias, IRQ_LEVEL);
189         }
190
191         set_irq_chip_and_handler(36+irq_bias, &wildfire_irq_type,
192                 handle_level_irq);
193         irq_set_status_flags(36 + irq_bias, IRQ_LEVEL);
194         for (i = 40; i < 64; ++i) {
195                 set_irq_chip_and_handler(i+irq_bias, &wildfire_irq_type,
196                         handle_level_irq);
197                 irq_set_status_flags(i + irq_bias, IRQ_LEVEL);
198         }
199
200         setup_irq(32+irq_bias, &isa_enable);
201 }
202
203 static void __init
204 wildfire_init_irq(void)
205 {
206         int qbbno, pcano;
207
208 #if 1
209         wildfire_init_irq_hw();
210         init_i8259a_irqs();
211 #endif
212
213         for (qbbno = 0; qbbno < WILDFIRE_MAX_QBB; qbbno++) {
214           if (WILDFIRE_QBB_EXISTS(qbbno)) {
215             for (pcano = 0; pcano < WILDFIRE_PCA_PER_QBB; pcano++) {
216               if (WILDFIRE_PCA_EXISTS(qbbno, pcano)) {
217                 wildfire_init_irq_per_pca(qbbno, pcano);
218               }
219             }
220           }
221         }
222 }
223
224 static void 
225 wildfire_device_interrupt(unsigned long vector)
226 {
227         int irq;
228
229         irq = (vector - 0x800) >> 4;
230
231         /*
232          * bits 10-8:   source QBB ID
233          * bits 7-6:    PCA
234          * bits 5-0:    irq in PCA
235          */
236
237         handle_irq(irq);
238         return;
239 }
240
241 /*
242  * PCI Fixup configuration.
243  *
244  * Summary per PCA (2 PCI or HIPPI buses):
245  *
246  * Bit      Meaning
247  * 0-15     ISA
248  *
249  *32        ISA summary
250  *33        SMI
251  *34        NMI
252  *36        builtin QLogic SCSI (or slot 0 if no IO module)
253  *40        Interrupt Line A from slot 2 PCI0
254  *41        Interrupt Line B from slot 2 PCI0
255  *42        Interrupt Line C from slot 2 PCI0
256  *43        Interrupt Line D from slot 2 PCI0
257  *44        Interrupt Line A from slot 3 PCI0
258  *45        Interrupt Line B from slot 3 PCI0
259  *46        Interrupt Line C from slot 3 PCI0
260  *47        Interrupt Line D from slot 3 PCI0
261  *
262  *48        Interrupt Line A from slot 4 PCI1
263  *49        Interrupt Line B from slot 4 PCI1
264  *50        Interrupt Line C from slot 4 PCI1
265  *51        Interrupt Line D from slot 4 PCI1
266  *52        Interrupt Line A from slot 5 PCI1
267  *53        Interrupt Line B from slot 5 PCI1
268  *54        Interrupt Line C from slot 5 PCI1
269  *55        Interrupt Line D from slot 5 PCI1
270  *56        Interrupt Line A from slot 6 PCI1
271  *57        Interrupt Line B from slot 6 PCI1
272  *58        Interrupt Line C from slot 6 PCI1
273  *50        Interrupt Line D from slot 6 PCI1
274  *60        Interrupt Line A from slot 7 PCI1
275  *61        Interrupt Line B from slot 7 PCI1
276  *62        Interrupt Line C from slot 7 PCI1
277  *63        Interrupt Line D from slot 7 PCI1
278  * 
279  *
280  * IdSel        
281  *   0   Cypress Bridge I/O (ISA summary interrupt)
282  *   1   64 bit PCI 0 option slot 1 (SCSI QLogic builtin)
283  *   2   64 bit PCI 0 option slot 2
284  *   3   64 bit PCI 0 option slot 3
285  *   4   64 bit PCI 1 option slot 4
286  *   5   64 bit PCI 1 option slot 5
287  *   6   64 bit PCI 1 option slot 6
288  *   7   64 bit PCI 1 option slot 7
289  */
290
291 static int __init
292 wildfire_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
293 {
294         static char irq_tab[8][5] __initdata = {
295                 /*INT    INTA   INTB   INTC   INTD */
296                 { -1,    -1,    -1,    -1,    -1}, /* IdSel 0 ISA Bridge */
297                 { 36,    36,    36+1, 36+2, 36+3}, /* IdSel 1 SCSI builtin */
298                 { 40,    40,    40+1, 40+2, 40+3}, /* IdSel 2 PCI 0 slot 2 */
299                 { 44,    44,    44+1, 44+2, 44+3}, /* IdSel 3 PCI 0 slot 3 */
300                 { 48,    48,    48+1, 48+2, 48+3}, /* IdSel 4 PCI 1 slot 4 */
301                 { 52,    52,    52+1, 52+2, 52+3}, /* IdSel 5 PCI 1 slot 5 */
302                 { 56,    56,    56+1, 56+2, 56+3}, /* IdSel 6 PCI 1 slot 6 */
303                 { 60,    60,    60+1, 60+2, 60+3}, /* IdSel 7 PCI 1 slot 7 */
304         };
305         long min_idsel = 0, max_idsel = 7, irqs_per_slot = 5;
306
307         struct pci_controller *hose = dev->sysdata;
308         int irq = COMMON_TABLE_LOOKUP;
309
310         if (irq > 0) {
311                 int qbbno = hose->index >> 3;
312                 int pcano = (hose->index >> 1) & 3;
313                 irq += (qbbno << 8) + (pcano << 6);
314         }
315         return irq;
316 }
317
318
319 /*
320  * The System Vectors
321  */
322
323 struct alpha_machine_vector wildfire_mv __initmv = {
324         .vector_name            = "WILDFIRE",
325         DO_EV6_MMU,
326         DO_DEFAULT_RTC,
327         DO_WILDFIRE_IO,
328         .machine_check          = wildfire_machine_check,
329         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
330         .min_io_address         = DEFAULT_IO_BASE,
331         .min_mem_address        = DEFAULT_MEM_BASE,
332
333         .nr_irqs                = WILDFIRE_NR_IRQS,
334         .device_interrupt       = wildfire_device_interrupt,
335
336         .init_arch              = wildfire_init_arch,
337         .init_irq               = wildfire_init_irq,
338         .init_rtc               = common_init_rtc,
339         .init_pci               = common_init_pci,
340         .kill_arch              = wildfire_kill_arch,
341         .pci_map_irq            = wildfire_map_irq,
342         .pci_swizzle            = common_swizzle,
343
344         .pa_to_nid              = wildfire_pa_to_nid,
345         .cpuid_to_nid           = wildfire_cpuid_to_nid,
346         .node_mem_start         = wildfire_node_mem_start,
347         .node_mem_size          = wildfire_node_mem_size,
348 };
349 ALIAS_MV(wildfire)