Remove obsolete #include <linux/config.h>
[linux-2.6.git] / arch / alpha / kernel / sys_dp264.c
1 /*
2  *      linux/arch/alpha/kernel/sys_dp264.c
3  *
4  *      Copyright (C) 1995 David A Rusling
5  *      Copyright (C) 1996, 1999 Jay A Estabrook
6  *      Copyright (C) 1998, 1999 Richard Henderson
7  *
8  *      Modified by Christopher C. Chimelis, 2001 to
9  *      add support for the addition of Shark to the
10  *      Tsunami family.
11  *
12  * Code supporting the DP264 (EV6+TSUNAMI).
13  */
14
15 #include <linux/kernel.h>
16 #include <linux/types.h>
17 #include <linux/mm.h>
18 #include <linux/sched.h>
19 #include <linux/pci.h>
20 #include <linux/init.h>
21 #include <linux/bitops.h>
22
23 #include <asm/ptrace.h>
24 #include <asm/system.h>
25 #include <asm/dma.h>
26 #include <asm/irq.h>
27 #include <asm/mmu_context.h>
28 #include <asm/io.h>
29 #include <asm/pgtable.h>
30 #include <asm/core_tsunami.h>
31 #include <asm/hwrpb.h>
32 #include <asm/tlbflush.h>
33
34 #include "proto.h"
35 #include "irq_impl.h"
36 #include "pci_impl.h"
37 #include "machvec_impl.h"
38
39
40 /* Note mask bit is true for ENABLED irqs.  */
41 static unsigned long cached_irq_mask;
42 /* dp264 boards handle at max four CPUs */
43 static unsigned long cpu_irq_affinity[4] = { 0UL, 0UL, 0UL, 0UL };
44
45 DEFINE_SPINLOCK(dp264_irq_lock);
46
47 static void
48 tsunami_update_irq_hw(unsigned long mask)
49 {
50         register tsunami_cchip *cchip = TSUNAMI_cchip;
51         unsigned long isa_enable = 1UL << 55;
52         register int bcpu = boot_cpuid;
53
54 #ifdef CONFIG_SMP
55         volatile unsigned long *dim0, *dim1, *dim2, *dim3;
56         unsigned long mask0, mask1, mask2, mask3, dummy;
57
58         mask &= ~isa_enable;
59         mask0 = mask & cpu_irq_affinity[0];
60         mask1 = mask & cpu_irq_affinity[1];
61         mask2 = mask & cpu_irq_affinity[2];
62         mask3 = mask & cpu_irq_affinity[3];
63
64         if (bcpu == 0) mask0 |= isa_enable;
65         else if (bcpu == 1) mask1 |= isa_enable;
66         else if (bcpu == 2) mask2 |= isa_enable;
67         else mask3 |= isa_enable;
68
69         dim0 = &cchip->dim0.csr;
70         dim1 = &cchip->dim1.csr;
71         dim2 = &cchip->dim2.csr;
72         dim3 = &cchip->dim3.csr;
73         if (!cpu_possible(0)) dim0 = &dummy;
74         if (!cpu_possible(1)) dim1 = &dummy;
75         if (!cpu_possible(2)) dim2 = &dummy;
76         if (!cpu_possible(3)) dim3 = &dummy;
77
78         *dim0 = mask0;
79         *dim1 = mask1;
80         *dim2 = mask2;
81         *dim3 = mask3;
82         mb();
83         *dim0;
84         *dim1;
85         *dim2;
86         *dim3;
87 #else
88         volatile unsigned long *dimB;
89         if (bcpu == 0) dimB = &cchip->dim0.csr;
90         else if (bcpu == 1) dimB = &cchip->dim1.csr;
91         else if (bcpu == 2) dimB = &cchip->dim2.csr;
92         else dimB = &cchip->dim3.csr;
93
94         *dimB = mask | isa_enable;
95         mb();
96         *dimB;
97 #endif
98 }
99
100 static void
101 dp264_enable_irq(unsigned int irq)
102 {
103         spin_lock(&dp264_irq_lock);
104         cached_irq_mask |= 1UL << irq;
105         tsunami_update_irq_hw(cached_irq_mask);
106         spin_unlock(&dp264_irq_lock);
107 }
108
109 static void
110 dp264_disable_irq(unsigned int irq)
111 {
112         spin_lock(&dp264_irq_lock);
113         cached_irq_mask &= ~(1UL << irq);
114         tsunami_update_irq_hw(cached_irq_mask);
115         spin_unlock(&dp264_irq_lock);
116 }
117
118 static unsigned int
119 dp264_startup_irq(unsigned int irq)
120
121         dp264_enable_irq(irq);
122         return 0; /* never anything pending */
123 }
124
125 static void
126 dp264_end_irq(unsigned int irq)
127
128         if (!(irq_desc[irq].status & (IRQ_DISABLED|IRQ_INPROGRESS)))
129                 dp264_enable_irq(irq);
130 }
131
132 static void
133 clipper_enable_irq(unsigned int irq)
134 {
135         spin_lock(&dp264_irq_lock);
136         cached_irq_mask |= 1UL << (irq - 16);
137         tsunami_update_irq_hw(cached_irq_mask);
138         spin_unlock(&dp264_irq_lock);
139 }
140
141 static void
142 clipper_disable_irq(unsigned int irq)
143 {
144         spin_lock(&dp264_irq_lock);
145         cached_irq_mask &= ~(1UL << (irq - 16));
146         tsunami_update_irq_hw(cached_irq_mask);
147         spin_unlock(&dp264_irq_lock);
148 }
149
150 static unsigned int
151 clipper_startup_irq(unsigned int irq)
152
153         clipper_enable_irq(irq);
154         return 0; /* never anything pending */
155 }
156
157 static void
158 clipper_end_irq(unsigned int irq)
159
160         if (!(irq_desc[irq].status & (IRQ_DISABLED|IRQ_INPROGRESS)))
161                 clipper_enable_irq(irq);
162 }
163
164 static void
165 cpu_set_irq_affinity(unsigned int irq, cpumask_t affinity)
166 {
167         int cpu;
168
169         for (cpu = 0; cpu < 4; cpu++) {
170                 unsigned long aff = cpu_irq_affinity[cpu];
171                 if (cpu_isset(cpu, affinity))
172                         aff |= 1UL << irq;
173                 else
174                         aff &= ~(1UL << irq);
175                 cpu_irq_affinity[cpu] = aff;
176         }
177 }
178
179 static void
180 dp264_set_affinity(unsigned int irq, cpumask_t affinity)
181
182         spin_lock(&dp264_irq_lock);
183         cpu_set_irq_affinity(irq, affinity);
184         tsunami_update_irq_hw(cached_irq_mask);
185         spin_unlock(&dp264_irq_lock);
186 }
187
188 static void
189 clipper_set_affinity(unsigned int irq, cpumask_t affinity)
190
191         spin_lock(&dp264_irq_lock);
192         cpu_set_irq_affinity(irq - 16, affinity);
193         tsunami_update_irq_hw(cached_irq_mask);
194         spin_unlock(&dp264_irq_lock);
195 }
196
197 static struct hw_interrupt_type dp264_irq_type = {
198         .typename       = "DP264",
199         .startup        = dp264_startup_irq,
200         .shutdown       = dp264_disable_irq,
201         .enable         = dp264_enable_irq,
202         .disable        = dp264_disable_irq,
203         .ack            = dp264_disable_irq,
204         .end            = dp264_end_irq,
205         .set_affinity   = dp264_set_affinity,
206 };
207
208 static struct hw_interrupt_type clipper_irq_type = {
209         .typename       = "CLIPPER",
210         .startup        = clipper_startup_irq,
211         .shutdown       = clipper_disable_irq,
212         .enable         = clipper_enable_irq,
213         .disable        = clipper_disable_irq,
214         .ack            = clipper_disable_irq,
215         .end            = clipper_end_irq,
216         .set_affinity   = clipper_set_affinity,
217 };
218
219 static void
220 dp264_device_interrupt(unsigned long vector, struct pt_regs * regs)
221 {
222 #if 1
223         printk("dp264_device_interrupt: NOT IMPLEMENTED YET!! \n");
224 #else
225         unsigned long pld;
226         unsigned int i;
227
228         /* Read the interrupt summary register of TSUNAMI */
229         pld = TSUNAMI_cchip->dir0.csr;
230
231         /*
232          * Now for every possible bit set, work through them and call
233          * the appropriate interrupt handler.
234          */
235         while (pld) {
236                 i = ffz(~pld);
237                 pld &= pld - 1; /* clear least bit set */
238                 if (i == 55)
239                         isa_device_interrupt(vector, regs);
240                 else
241                         handle_irq(16 + i, 16 + i, regs);
242 #if 0
243                 TSUNAMI_cchip->dir0.csr = 1UL << i; mb();
244                 tmp = TSUNAMI_cchip->dir0.csr;
245 #endif
246         }
247 #endif
248 }
249
250 static void 
251 dp264_srm_device_interrupt(unsigned long vector, struct pt_regs * regs)
252 {
253         int irq;
254
255         irq = (vector - 0x800) >> 4;
256
257         /*
258          * The SRM console reports PCI interrupts with a vector calculated by:
259          *
260          *      0x900 + (0x10 * DRIR-bit)
261          *
262          * So bit 16 shows up as IRQ 32, etc.
263          * 
264          * On DP264/BRICK/MONET, we adjust it down by 16 because at least
265          * that many of the low order bits of the DRIR are not used, and
266          * so we don't count them.
267          */
268         if (irq >= 32)
269                 irq -= 16;
270
271         handle_irq(irq, regs);
272 }
273
274 static void 
275 clipper_srm_device_interrupt(unsigned long vector, struct pt_regs * regs)
276 {
277         int irq;
278
279         irq = (vector - 0x800) >> 4;
280
281 /*
282          * The SRM console reports PCI interrupts with a vector calculated by:
283          *
284          *      0x900 + (0x10 * DRIR-bit)
285          *
286          * So bit 16 shows up as IRQ 32, etc.
287          * 
288          * CLIPPER uses bits 8-47 for PCI interrupts, so we do not need
289          * to scale down the vector reported, we just use it.
290          *
291          * Eg IRQ 24 is DRIR bit 8, etc, etc
292          */
293         handle_irq(irq, regs);
294 }
295
296 static void __init
297 init_tsunami_irqs(struct hw_interrupt_type * ops, int imin, int imax)
298 {
299         long i;
300         for (i = imin; i <= imax; ++i) {
301                 irq_desc[i].status = IRQ_DISABLED | IRQ_LEVEL;
302                 irq_desc[i].chip = ops;
303         }
304 }
305
306 static void __init
307 dp264_init_irq(void)
308 {
309         outb(0, DMA1_RESET_REG);
310         outb(0, DMA2_RESET_REG);
311         outb(DMA_MODE_CASCADE, DMA2_MODE_REG);
312         outb(0, DMA2_MASK_REG);
313
314         if (alpha_using_srm)
315                 alpha_mv.device_interrupt = dp264_srm_device_interrupt;
316
317         tsunami_update_irq_hw(0);
318
319         init_i8259a_irqs();
320         init_tsunami_irqs(&dp264_irq_type, 16, 47);
321 }
322
323 static void __init
324 clipper_init_irq(void)
325 {
326         outb(0, DMA1_RESET_REG);
327         outb(0, DMA2_RESET_REG);
328         outb(DMA_MODE_CASCADE, DMA2_MODE_REG);
329         outb(0, DMA2_MASK_REG);
330
331         if (alpha_using_srm)
332                 alpha_mv.device_interrupt = clipper_srm_device_interrupt;
333
334         tsunami_update_irq_hw(0);
335
336         init_i8259a_irqs();
337         init_tsunami_irqs(&clipper_irq_type, 24, 63);
338 }
339
340
341 /*
342  * PCI Fixup configuration.
343  *
344  * Summary @ TSUNAMI_CSR_DIM0:
345  * Bit      Meaning
346  * 0-17     Unused
347  *18        Interrupt SCSI B (Adaptec 7895 builtin)
348  *19        Interrupt SCSI A (Adaptec 7895 builtin)
349  *20        Interrupt Line D from slot 2 PCI0
350  *21        Interrupt Line C from slot 2 PCI0
351  *22        Interrupt Line B from slot 2 PCI0
352  *23        Interrupt Line A from slot 2 PCI0
353  *24        Interrupt Line D from slot 1 PCI0
354  *25        Interrupt Line C from slot 1 PCI0
355  *26        Interrupt Line B from slot 1 PCI0
356  *27        Interrupt Line A from slot 1 PCI0
357  *28        Interrupt Line D from slot 0 PCI0
358  *29        Interrupt Line C from slot 0 PCI0
359  *30        Interrupt Line B from slot 0 PCI0
360  *31        Interrupt Line A from slot 0 PCI0
361  *
362  *32        Interrupt Line D from slot 3 PCI1
363  *33        Interrupt Line C from slot 3 PCI1
364  *34        Interrupt Line B from slot 3 PCI1
365  *35        Interrupt Line A from slot 3 PCI1
366  *36        Interrupt Line D from slot 2 PCI1
367  *37        Interrupt Line C from slot 2 PCI1
368  *38        Interrupt Line B from slot 2 PCI1
369  *39        Interrupt Line A from slot 2 PCI1
370  *40        Interrupt Line D from slot 1 PCI1
371  *41        Interrupt Line C from slot 1 PCI1
372  *42        Interrupt Line B from slot 1 PCI1
373  *43        Interrupt Line A from slot 1 PCI1
374  *44        Interrupt Line D from slot 0 PCI1
375  *45        Interrupt Line C from slot 0 PCI1
376  *46        Interrupt Line B from slot 0 PCI1
377  *47        Interrupt Line A from slot 0 PCI1
378  *48-52     Unused
379  *53        PCI0 NMI (from Cypress)
380  *54        PCI0 SMI INT (from Cypress)
381  *55        PCI0 ISA Interrupt (from Cypress)
382  *56-60     Unused
383  *61        PCI1 Bus Error
384  *62        PCI0 Bus Error
385  *63        Reserved
386  *
387  * IdSel        
388  *   5   Cypress Bridge I/O
389  *   6   SCSI Adaptec builtin
390  *   7   64 bit PCI option slot 0 (all busses)
391  *   8   64 bit PCI option slot 1 (all busses)
392  *   9   64 bit PCI option slot 2 (all busses)
393  *  10   64 bit PCI option slot 3 (not bus 0)
394  */
395
396 static int __init
397 isa_irq_fixup(struct pci_dev *dev, int irq)
398 {
399         u8 irq8;
400
401         if (irq > 0)
402                 return irq;
403
404         /* This interrupt is routed via ISA bridge, so we'll
405            just have to trust whatever value the console might
406            have assigned.  */
407         pci_read_config_byte(dev, PCI_INTERRUPT_LINE, &irq8);
408
409         return irq8 & 0xf;
410 }
411
412 static int __init
413 dp264_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
414 {
415         static char irq_tab[6][5] __initdata = {
416                 /*INT    INTA   INTB   INTC   INTD */
417                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 5 ISA Bridge */
418                 { 16+ 3, 16+ 3, 16+ 2, 16+ 2, 16+ 2}, /* IdSel 6 SCSI builtin*/
419                 { 16+15, 16+15, 16+14, 16+13, 16+12}, /* IdSel 7 slot 0 */
420                 { 16+11, 16+11, 16+10, 16+ 9, 16+ 8}, /* IdSel 8 slot 1 */
421                 { 16+ 7, 16+ 7, 16+ 6, 16+ 5, 16+ 4}, /* IdSel 9 slot 2 */
422                 { 16+ 3, 16+ 3, 16+ 2, 16+ 1, 16+ 0}  /* IdSel 10 slot 3 */
423         };
424         const long min_idsel = 5, max_idsel = 10, irqs_per_slot = 5;
425         struct pci_controller *hose = dev->sysdata;
426         int irq = COMMON_TABLE_LOOKUP;
427
428         if (irq > 0)
429                 irq += 16 * hose->index;
430
431         return isa_irq_fixup(dev, irq);
432 }
433
434 static int __init
435 monet_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
436 {
437         static char irq_tab[13][5] __initdata = {
438                 /*INT    INTA   INTB   INTC   INTD */
439                 {    45,    45,    45,    45,    45}, /* IdSel 3 21143 PCI1 */
440                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 4 unused */
441                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 5 unused */
442                 {    47,    47,    47,    47,    47}, /* IdSel 6 SCSI PCI1 */
443                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 7 ISA Bridge */
444                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 8 P2P PCI1 */
445 #if 1
446                 {    28,    28,    29,    30,    31}, /* IdSel 14 slot 4 PCI2*/
447                 {    24,    24,    25,    26,    27}, /* IdSel 15 slot 5 PCI2*/
448 #else
449                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 9 unused */
450                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 10 unused */
451 #endif
452                 {    40,    40,    41,    42,    43}, /* IdSel 11 slot 1 PCI0*/
453                 {    36,    36,    37,    38,    39}, /* IdSel 12 slot 2 PCI0*/
454                 {    32,    32,    33,    34,    35}, /* IdSel 13 slot 3 PCI0*/
455                 {    28,    28,    29,    30,    31}, /* IdSel 14 slot 4 PCI2*/
456                 {    24,    24,    25,    26,    27}  /* IdSel 15 slot 5 PCI2*/
457         };
458         const long min_idsel = 3, max_idsel = 15, irqs_per_slot = 5;
459
460         return isa_irq_fixup(dev, COMMON_TABLE_LOOKUP);
461 }
462
463 static u8 __init
464 monet_swizzle(struct pci_dev *dev, u8 *pinp)
465 {
466         struct pci_controller *hose = dev->sysdata;
467         int slot, pin = *pinp;
468
469         if (!dev->bus->parent) {
470                 slot = PCI_SLOT(dev->devfn);
471         }
472         /* Check for the built-in bridge on hose 1. */
473         else if (hose->index == 1 && PCI_SLOT(dev->bus->self->devfn) == 8) {
474                 slot = PCI_SLOT(dev->devfn);
475         } else {
476                 /* Must be a card-based bridge.  */
477                 do {
478                         /* Check for built-in bridge on hose 1. */
479                         if (hose->index == 1 &&
480                             PCI_SLOT(dev->bus->self->devfn) == 8) {
481                                 slot = PCI_SLOT(dev->devfn);
482                                 break;
483                         }
484                         pin = bridge_swizzle(pin, PCI_SLOT(dev->devfn)) ;
485
486                         /* Move up the chain of bridges.  */
487                         dev = dev->bus->self;
488                         /* Slot of the next bridge.  */
489                         slot = PCI_SLOT(dev->devfn);
490                 } while (dev->bus->self);
491         }
492         *pinp = pin;
493         return slot;
494 }
495
496 static int __init
497 webbrick_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
498 {
499         static char irq_tab[13][5] __initdata = {
500                 /*INT    INTA   INTB   INTC   INTD */
501                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 7 ISA Bridge */
502                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 8 unused */
503                 {    29,    29,    29,    29,    29}, /* IdSel 9 21143 #1 */
504                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 10 unused */
505                 {    30,    30,    30,    30,    30}, /* IdSel 11 21143 #2 */
506                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 12 unused */
507                 {    -1,    -1,    -1,    -1,    -1}, /* IdSel 13 unused */
508                 {    35,    35,    34,    33,    32}, /* IdSel 14 slot 0 */
509                 {    39,    39,    38,    37,    36}, /* IdSel 15 slot 1 */
510                 {    43,    43,    42,    41,    40}, /* IdSel 16 slot 2 */
511                 {    47,    47,    46,    45,    44}, /* IdSel 17 slot 3 */
512         };
513         const long min_idsel = 7, max_idsel = 17, irqs_per_slot = 5;
514
515         return isa_irq_fixup(dev, COMMON_TABLE_LOOKUP);
516 }
517
518 static int __init
519 clipper_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
520 {
521         static char irq_tab[7][5] __initdata = {
522                 /*INT    INTA   INTB   INTC   INTD */
523                 { 16+ 8, 16+ 8, 16+ 9, 16+10, 16+11}, /* IdSel 1 slot 1 */
524                 { 16+12, 16+12, 16+13, 16+14, 16+15}, /* IdSel 2 slot 2 */
525                 { 16+16, 16+16, 16+17, 16+18, 16+19}, /* IdSel 3 slot 3 */
526                 { 16+20, 16+20, 16+21, 16+22, 16+23}, /* IdSel 4 slot 4 */
527                 { 16+24, 16+24, 16+25, 16+26, 16+27}, /* IdSel 5 slot 5 */
528                 { 16+28, 16+28, 16+29, 16+30, 16+31}, /* IdSel 6 slot 6 */
529                 {    -1,    -1,    -1,    -1,    -1}  /* IdSel 7 ISA Bridge */
530         };
531         const long min_idsel = 1, max_idsel = 7, irqs_per_slot = 5;
532         struct pci_controller *hose = dev->sysdata;
533         int irq = COMMON_TABLE_LOOKUP;
534
535         if (irq > 0)
536                 irq += 16 * hose->index;
537
538         return isa_irq_fixup(dev, irq);
539 }
540
541 static void __init
542 dp264_init_pci(void)
543 {
544         common_init_pci();
545         SMC669_Init(0);
546 }
547
548 static void __init
549 monet_init_pci(void)
550 {
551         common_init_pci();
552         SMC669_Init(1);
553         es1888_init();
554 }
555
556 static void __init
557 webbrick_init_arch(void)
558 {
559         tsunami_init_arch();
560
561         /* Tsunami caches 4 PTEs at a time; DS10 has only 1 hose. */
562         hose_head->sg_isa->align_entry = 4;
563         hose_head->sg_pci->align_entry = 4;
564 }
565
566
567 /*
568  * The System Vectors
569  */
570
571 struct alpha_machine_vector dp264_mv __initmv = {
572         .vector_name            = "DP264",
573         DO_EV6_MMU,
574         DO_DEFAULT_RTC,
575         DO_TSUNAMI_IO,
576         .machine_check          = tsunami_machine_check,
577         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
578         .min_io_address         = DEFAULT_IO_BASE,
579         .min_mem_address        = DEFAULT_MEM_BASE,
580         .pci_dac_offset         = TSUNAMI_DAC_OFFSET,
581
582         .nr_irqs                = 64,
583         .device_interrupt       = dp264_device_interrupt,
584
585         .init_arch              = tsunami_init_arch,
586         .init_irq               = dp264_init_irq,
587         .init_rtc               = common_init_rtc,
588         .init_pci               = dp264_init_pci,
589         .kill_arch              = tsunami_kill_arch,
590         .pci_map_irq            = dp264_map_irq,
591         .pci_swizzle            = common_swizzle,
592 };
593 ALIAS_MV(dp264)
594
595 struct alpha_machine_vector monet_mv __initmv = {
596         .vector_name            = "Monet",
597         DO_EV6_MMU,
598         DO_DEFAULT_RTC,
599         DO_TSUNAMI_IO,
600         .machine_check          = tsunami_machine_check,
601         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
602         .min_io_address         = DEFAULT_IO_BASE,
603         .min_mem_address        = DEFAULT_MEM_BASE,
604         .pci_dac_offset         = TSUNAMI_DAC_OFFSET,
605
606         .nr_irqs                = 64,
607         .device_interrupt       = dp264_device_interrupt,
608
609         .init_arch              = tsunami_init_arch,
610         .init_irq               = dp264_init_irq,
611         .init_rtc               = common_init_rtc,
612         .init_pci               = monet_init_pci,
613         .kill_arch              = tsunami_kill_arch,
614         .pci_map_irq            = monet_map_irq,
615         .pci_swizzle            = monet_swizzle,
616 };
617
618 struct alpha_machine_vector webbrick_mv __initmv = {
619         .vector_name            = "Webbrick",
620         DO_EV6_MMU,
621         DO_DEFAULT_RTC,
622         DO_TSUNAMI_IO,
623         .machine_check          = tsunami_machine_check,
624         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
625         .min_io_address         = DEFAULT_IO_BASE,
626         .min_mem_address        = DEFAULT_MEM_BASE,
627         .pci_dac_offset         = TSUNAMI_DAC_OFFSET,
628
629         .nr_irqs                = 64,
630         .device_interrupt       = dp264_device_interrupt,
631
632         .init_arch              = webbrick_init_arch,
633         .init_irq               = dp264_init_irq,
634         .init_rtc               = common_init_rtc,
635         .init_pci               = common_init_pci,
636         .kill_arch              = tsunami_kill_arch,
637         .pci_map_irq            = webbrick_map_irq,
638         .pci_swizzle            = common_swizzle,
639 };
640
641 struct alpha_machine_vector clipper_mv __initmv = {
642         .vector_name            = "Clipper",
643         DO_EV6_MMU,
644         DO_DEFAULT_RTC,
645         DO_TSUNAMI_IO,
646         .machine_check          = tsunami_machine_check,
647         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
648         .min_io_address         = DEFAULT_IO_BASE,
649         .min_mem_address        = DEFAULT_MEM_BASE,
650         .pci_dac_offset         = TSUNAMI_DAC_OFFSET,
651
652         .nr_irqs                = 64,
653         .device_interrupt       = dp264_device_interrupt,
654
655         .init_arch              = tsunami_init_arch,
656         .init_irq               = clipper_init_irq,
657         .init_rtc               = common_init_rtc,
658         .init_pci               = common_init_pci,
659         .kill_arch              = tsunami_kill_arch,
660         .pci_map_irq            = clipper_map_irq,
661         .pci_swizzle            = common_swizzle,
662 };
663
664 /* Sharks strongly resemble Clipper, at least as far
665  * as interrupt routing, etc, so we're using the
666  * same functions as Clipper does
667  */
668
669 struct alpha_machine_vector shark_mv __initmv = {
670         .vector_name            = "Shark",
671         DO_EV6_MMU,
672         DO_DEFAULT_RTC,
673         DO_TSUNAMI_IO,
674         .machine_check          = tsunami_machine_check,
675         .max_isa_dma_address    = ALPHA_MAX_ISA_DMA_ADDRESS,
676         .min_io_address         = DEFAULT_IO_BASE,
677         .min_mem_address        = DEFAULT_MEM_BASE,
678         .pci_dac_offset         = TSUNAMI_DAC_OFFSET,
679
680         .nr_irqs                = 64,
681         .device_interrupt       = dp264_device_interrupt,
682
683         .init_arch              = tsunami_init_arch,
684         .init_irq               = clipper_init_irq,
685         .init_rtc               = common_init_rtc,
686         .init_pci               = common_init_pci,
687         .kill_arch              = tsunami_kill_arch,
688         .pci_map_irq            = clipper_map_irq,
689         .pci_swizzle            = common_swizzle,
690 };
691
692 /* No alpha_mv alias for webbrick/monet/clipper, since we compile them
693    in unconditionally with DP264; setup_arch knows how to cope.  */