[Docs] Added Information about Secure Monitor
[3rdparty/ote_partner/tlk.git] / platform / tegra / tegra4i / platform.c
1 /*
2  * Copyright (c) 2013, NVIDIA CORPORATION. All rights reserved
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining
5  * a copy of this software and associated documentation files
6  * (the "Software"), to deal in the Software without restriction,
7  * including without limitation the rights to use, copy, modify, merge,
8  * publish, distribute, sublicense, and/or sell copies of the Software,
9  * and to permit persons to whom the Software is furnished to do so,
10  * subject to the following conditions:
11  *
12  * The above copyright notice and this permission notice shall be
13  * included in all copies or substantial portions of the Software.
14  *
15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
16  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
17  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
18  * IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY
19  * CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
20  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
21  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
22  */
23
24 #include <debug.h>
25 #include <arch/arm.h>
26 #include <platform/memmap.h>
27 #include <arch/arm/cache-l2x0.h>
28 #include <platform/platform_p.h>
29
30 static unsigned int lp_tag_latency = 0x110;
31 static unsigned int lp_data_latency = 0x331;
32 static unsigned int g_tag_latency = 0x111;
33 static unsigned int g_data_latency = 0x441;
34
35 #define FLOW_CTRL_CLUSTER_CONTROL       (TEGRA_FLOW_CTRL_BASE + 0x2c)
36
37 static bool platform_is_lp_cluster(void)
38 {
39         uint32_t cluster_ctrl;
40
41         cluster_ctrl = *(volatile uint32_t *)(FLOW_CTRL_CLUSTER_CONTROL);
42
43         return ((cluster_ctrl & 0x1) != 0);     /* 0 == G, 1 == LP*/
44 }
45
46 uint32_t platform_l2x0_base(void)
47 {
48         return TEGRA_ARM_PL310_BASE;
49 }
50
51 void platform_init_outer(void)
52 {
53         uint32_t base = TEGRA_ARM_PL310_BASE;
54         uint32_t tag_latency_ctrl = base + L2X0_TAG_LATENCY_CTRL;
55         uint32_t data_latency_ctrl = base + L2X0_DATA_LATENCY_CTRL;
56         uint32_t aux_ctrl;
57
58         if (*(volatile uint32_t *)(base + L2X0_CTRL) & 1) {
59                 dprintf(INFO, "L2 cache already enabled\n");
60                         return;
61         }
62
63         /* determine cluster ID to set latencies */
64         if (platform_is_lp_cluster()) {
65                 // LP cluster
66                 *(volatile uint32_t *)tag_latency_ctrl = lp_tag_latency;
67                 *(volatile uint32_t *)data_latency_ctrl = lp_data_latency;
68         } else {
69                 // G cluster
70                 *(volatile uint32_t *)tag_latency_ctrl = g_tag_latency;
71                 *(volatile uint32_t *)data_latency_ctrl = g_data_latency;
72         }
73
74         *(volatile uint32_t *)(base + L2X0_PREFETCH_CTRL) = 0x40000007;
75         *(volatile uint32_t *)(base + L2X0_POWER_CTRL) =
76                 L2X0_DYNAMIC_CLK_GATING_EN | L2X0_STNDBY_MODE_EN;
77
78         aux_ctrl = *(volatile uint32_t *)(base + L2X0_AUX_CTRL);
79         aux_ctrl |= (uint32_t) ((1 << 0) | // Full line of zeros
80                 (1 << 22) |  // Shared attribute override enable
81                 (1 << 26) |  // NS lockdown enable
82                 (1 << 27) |  // NS int access ctrl
83                 (1 << 28) |  // data prefetch enable
84                 (1 << 29) |  // instn prefetch enable
85                 (1 << 30));  // early BRESP enable
86         *(volatile uint32_t *)(base + L2X0_AUX_CTRL) = aux_ctrl;
87 }
88
89 void platform_init_cpu(void)
90 {
91         l2x0_setup();
92
93         cpu_enable_scu();
94         cpu_enable_scu_access();
95
96         cpu_gic_setup();
97 }