[FOSS_TLK]platform: tegra: cleanup fuse handling
[3rdparty/ote_partner/tlk.git] / platform / tegra / tegra4 / fuse.c
1 /*
2  * Copyright (c) 2014, NVIDIA CORPORATION. All rights reserved
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining
5  * a copy of this software and associated documentation files
6  * (the "Software"), to deal in the Software without restriction,
7  * including without limitation the rights to use, copy, modify, merge,
8  * publish, distribute, sublicense, and/or sell copies of the Software,
9  * and to permit persons to whom the Software is furnished to do so,
10  * subject to the following conditions:
11  *
12  * The above copyright notice and this permission notice shall be
13  * included in all copies or substantial portions of the Software.
14  *
15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
16  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
17  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
18  * IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY
19  * CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
20  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
21  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
22  */
23 #include <assert.h>
24 #include <debug.h>
25 #include <platform.h>
26 #include <reg.h>
27
28 #include <platform/memmap.h>
29
30 /* fuse register information */
31 #define FUSECTRL_0                      (0x0)
32 #define FUSEADDR_0                      (0x4)
33 #define FUSERDATA_0                     (0x8)
34 #define FUSEWDATA_0                     (0xC)
35
36 #define FUSECTRL_STATE_MASK             (0x1F << 16)
37 #define FUSECTRL_STATE_IDLE             (0x4 << 16)
38
39 #define FUSECTRL_CMD_MASK               (0x3 << 0)
40 #define FUSECTRL_CMD_READ               (0x1)
41 #define FUSECTRL_CMD_WRITE              (0x2)
42 #define FUSECTRL_CMD_SENSE              (0x3)
43
44 #define FUSE_WRITE32(o,v)               writel((v), TEGRA_FUSE_BASE + (o))
45 #define FUSE_READ32(o)                  readl(TEGRA_FUSE_BASE + (o))
46
47 /* car register information */
48 #define CLK_MASK_ARM_0                  (0x48)
49 #define CLK_MASK_ARM_CFG_ALL_VISIBLE    (0x10000000)
50
51 #define RST_DEVICES_H_0                 (0x8)
52 #define RST_DEVICES_H_SWR_FUSE_RST      (0x80)
53
54 #define CLK_OUT_ENB_H_0                 (0x14)
55 #define CLK_OUT_ENB_H_CLK_ENB_FUSE      (0x80)
56
57 #define CAR_WRITE32(o,v)                writel((v), TEGRA_CLK_RESET_BASE + (o))
58 #define CAR_READ32(o)                   readl(TEGRA_CLK_RESET_BASE + (o))
59
60 static void fuse_wait_for_idle(void)
61 {
62         uint32_t data;
63
64         do {
65                 spin(1);
66                 data = FUSE_READ32(FUSECTRL_0);
67         } while ((data & FUSECTRL_STATE_MASK) != FUSECTRL_STATE_IDLE);
68 }
69
70 static void fuse_cmd_sense(void)
71 {
72         uint32_t data;
73
74         fuse_wait_for_idle();
75
76         data = FUSE_READ32(FUSECTRL_0);
77         data &= ~FUSECTRL_CMD_MASK;
78         data |= FUSECTRL_CMD_SENSE;
79         FUSE_WRITE32(FUSECTRL_0, data);
80
81         fuse_wait_for_idle();
82 }
83
84 bool fuse_make_visible(void)
85 {
86         uint32_t clk_mask_arm_data = 0;
87
88         /* for now assume fuse block is out of reset with clock enabled */
89         ASSERT(!(CAR_READ32(RST_DEVICES_H_0) & RST_DEVICES_H_SWR_FUSE_RST));
90         ASSERT(CAR_READ32(CLK_OUT_ENB_H_0) & CLK_OUT_ENB_H_CLK_ENB_FUSE);
91
92         /* make all fuse registers visible */
93         clk_mask_arm_data = CAR_READ32(CLK_MASK_ARM_0);
94         if ((clk_mask_arm_data & CLK_MASK_ARM_CFG_ALL_VISIBLE) == 0) {
95                 CAR_WRITE32(CLK_MASK_ARM_0,
96                         clk_mask_arm_data | CLK_MASK_ARM_CFG_ALL_VISIBLE);
97                 return true;
98         }
99
100         return false;
101 }
102
103 void fuse_make_invisible(void)
104 {
105         uint32_t clk_mask_arm_data = 0;
106
107         /* hide fuse registers */
108         clk_mask_arm_data = CAR_READ32(CLK_MASK_ARM_0);
109         clk_mask_arm_data &= ~CLK_MASK_ARM_CFG_ALL_VISIBLE;
110         CAR_WRITE32(CLK_MASK_ARM_0, clk_mask_arm_data);
111
112         return;
113 }
114
115 uint32_t fuse_read(uint32_t addr)
116 {
117         uint32_t data;
118
119         fuse_cmd_sense();
120
121         fuse_wait_for_idle();
122
123         FUSE_WRITE32(FUSEADDR_0, addr);
124         data = FUSE_READ32(FUSECTRL_0);
125         data &= ~FUSECTRL_CMD_MASK;
126         data |= FUSECTRL_CMD_READ;
127         FUSE_WRITE32(FUSECTRL_0, data);
128
129         fuse_wait_for_idle();
130
131         data = FUSE_READ32(FUSERDATA_0);
132
133         return data;
134 }
135