First version
[3rdparty/ote_partner/tlk.git] / platform / tegra / tegra3 / platform.c
1 /*
2  * Copyright (c) 2013, NVIDIA CORPORATION. All rights reserved
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining
5  * a copy of this software and associated documentation files
6  * (the "Software"), to deal in the Software without restriction,
7  * including without limitation the rights to use, copy, modify, merge,
8  * publish, distribute, sublicense, and/or sell copies of the Software,
9  * and to permit persons to whom the Software is furnished to do so,
10  * subject to the following conditions:
11  *
12  * The above copyright notice and this permission notice shall be
13  * included in all copies or substantial portions of the Software.
14  *
15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
16  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
17  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
18  * IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY
19  * CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
20  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
21  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
22  */
23
24 #include <debug.h>
25 #include <arch/arm.h>
26 #include <platform/memmap.h>
27 #include <arch/arm/cache-l2x0.h>
28 #include <platform/platform_p.h>
29
30 static unsigned int lp_tag_latency = 0x221;
31 static unsigned int lp_data_latency = 0x221;
32 static unsigned int g_tag_latency = 0x441;
33 static unsigned int g_data_latency = 0x551;
34
35 static bool platform_is_lp_cluster(void)
36 {
37         uint32_t mpidr;
38
39         __asm__ volatile("mrc p15, 0, %0, c0, c0, 5": "=r" (mpidr));
40
41         return (((mpidr >> 8) & 0xF) != 0);     /* 0 == G, 1 == LP*/
42 }
43
44 uint32_t platform_l2x0_base
45 {
46         return TEGRA_ARM_PL310_BASE;
47 }
48
49 void platform_init_outer(void)
50 {
51         uint32_t base = TEGRA_ARM_PL310_BASE;
52         uint32_t tag_latency_ctrl = base + L2X0_TAG_LATENCY_CTRL;
53         uint32_t data_latency_ctrl = base + L2X0_DATA_LATENCY_CTRL;
54         uint32_t aux_ctrl;
55
56         if (*(volatile uint32_t *)(base + L2X0_CTRL) & 1) {
57                 dprintf(INFO, "L2 cache already enabled\n");
58                         return;
59         }
60
61         /* determine cluster ID to set latencies */
62         if (platform_is_lp_cluster()) {
63                 // LP cluster
64                 *(volatile uint32_t *)tag_latency_ctrl = lp_tag_latency;
65                 *(volatile uint32_t *)data_latency_ctrl = lp_data_latency;
66         } else {
67                 // G cluster
68                 *(volatile uint32_t *)tag_latency_ctrl = g_tag_latency;
69                 *(volatile uint32_t *)data_latency_ctrl = g_data_latency;
70         }
71
72         *(volatile uint32_t *)(base + L2X0_PREFETCH_CTRL) = 7;
73         *(volatile uint32_t *)(base + L2X0_POWER_CTRL) =
74                 L2X0_DYNAMIC_CLK_GATING_EN | L2X0_STNDBY_MODE_EN;
75
76         aux_ctrl = *(volatile uint32_t *)(base + L2X0_AUX_CTRL);
77         aux_ctrl |= (uint32_t) ((1 << 0) | // Full line of zeros
78                 (1 << 22) |  // Shared attribute override enable
79                 (1 << 26) |  // NS lockdown enable
80                 (1 << 27) |  // NS int access ctrl
81                 (1 << 28) |  // data prefetch enable
82                 (1 << 29) |  // instn prefetch enable
83                 (1 << 30));  // early BRESP enable
84         *(volatile uint32_t *)(base + L2X0_AUX_CTRL) = aux_ctrl;
85 }
86
87 void platform_init_cpu(void)
88 {
89         l2x0_setup();
90
91         cpu_enable_scu();
92         cpu_enable_scu_access();
93
94         tz_init();
95         cpu_gic_setup();
96 }