First version
[3rdparty/ote_partner/tlk.git] / platform / tegra / common / cpu.c
1 /*
2  * Copyright (c) 2012-2013, NVIDIA CORPORATION. All rights reserved
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining
5  * a copy of this software and associated documentation files
6  * (the "Software"), to deal in the Software without restriction,
7  * including without limitation the rights to use, copy, modify, merge,
8  * publish, distribute, sublicense, and/or sell copies of the Software,
9  * and to permit persons to whom the Software is furnished to do so,
10  * subject to the following conditions:
11  *
12  * The above copyright notice and this permission notice shall be
13  * included in all copies or substantial portions of the Software.
14  *
15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
16  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
17  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
18  * IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY
19  * CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
20  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
21  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
22  */
23
24 #include <sys/types.h>
25 #include <debug.h>
26 #include <arch/arm.h>
27 #include <platform/memmap.h>
28 #include <platform/irqs.h>
29 #include <platform/platform_p.h>
30
31 #if ARM_WITH_SCU
32 void cpu_enable_scu(void)
33 {
34         *(volatile uint32_t *)TEGRA_ARM_SCU_BASE = 0x1;
35 }
36
37 void cpu_enable_scu_access(void)
38 {
39         /* SCU access control register */
40         *(volatile uint32_t *)(TEGRA_ARM_SCU_BASE + 0x50) = 0xF;
41         /* SCU NSACR */
42         *(volatile uint32_t *)(TEGRA_ARM_SCU_BASE + 0x54) = 0xFFF;
43 }
44 #endif
45
46 void cpu_gic_setup(void)
47 {
48         uint32_t gic_int_dist_sec = TEGRA_ARM_INT_DIST_BASE;
49         uint32_t gic_cpu_phys_base = TEGRA_ARM_INT_CPU_BASE;
50
51         /* DIST_IRQ_SEC */
52         *(volatile uint32_t *)(gic_int_dist_sec + 128) = ~0UL;
53         /* GIC_CPU_PRIMASK */
54         *(volatile uint32_t *)(gic_cpu_phys_base + 4) = 0xFF;
55 }