First version
[3rdparty/ote_partner/tlk.git] / arch / arm / arm / arch.c
1 /*
2  * Copyright (c) 2008 Travis Geiselbrecht
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining
5  * a copy of this software and associated documentation files
6  * (the "Software"), to deal in the Software without restriction,
7  * including without limitation the rights to use, copy, modify, merge,
8  * publish, distribute, sublicense, and/or sell copies of the Software,
9  * and to permit persons to whom the Software is furnished to do so,
10  * subject to the following conditions:
11  *
12  * The above copyright notice and this permission notice shall be
13  * included in all copies or substantial portions of the Software.
14  *
15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
16  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
17  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
18  * IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY
19  * CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
20  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
21  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
22  */
23 #include <debug.h>
24 #include <assert.h>
25 #include <arch.h>
26 #include <arch/ops.h>
27 #include <arch/arm.h>
28 #include <arch/arm/mmu.h>
29
30 #if (ARM_CPU_CORTEX_A8 || ARM_CPU_CORTEX_A9 || ARM_CPU_CORTEX_A15)
31 static void set_vector_base(addr_t addr)
32 {
33         __asm__ volatile("mcr   p15, 0, %0, c12, c0, 0" :: "r" (addr));
34 }
35 #endif
36
37 void arch_early_init(void)
38 {
39         /* turn off the cache */
40         arch_disable_cache(UCACHE);
41
42         /* set the vector base to our exception vectors so we dont need to double map at 0 */
43 #if (ARM_CPU_CORTEX_A8 || ARM_CPU_CORTEX_A9 || ARM_CPU_CORTEX_A15)
44         set_vector_base(VMEMBASE);
45 #endif
46
47 #if ARM_WITH_MMU
48         arm_mmu_init();
49 #endif
50
51         /* turn the cache back on */
52         arch_enable_cache(UCACHE);
53
54 #if ARM_WITH_NEON
55         /* enable cp10 and cp11 */
56         uint32_t val;
57         __asm__ volatile("mrc   p15, 0, %0, c1, c0, 2" : "=r" (val));
58         val |= (3<<22)|(3<<20);
59         __asm__ volatile("mcr   p15, 0, %0, c1, c0, 2" :: "r" (val));
60 #endif
61
62 #if ARM_CPU_CORTEX_A8
63         /* enable the cycle count register */
64         uint32_t en;
65         __asm__ volatile("mrc   p15, 0, %0, c9, c12, 0" : "=r" (en));
66         en &= ~(1<<3); /* cycle count every cycle */
67         en |= 1; /* enable all performance counters */
68         __asm__ volatile("mcr   p15, 0, %0, c9, c12, 0" :: "r" (en));
69
70         /* enable cycle counter */
71         en = (1<<31);
72         __asm__ volatile("mcr   p15, 0, %0, c9, c12, 1" :: "r" (en));
73 #endif
74 }
75
76 void arch_init(void)
77 {
78 }
79
80 void arch_quiesce(void)
81 {
82 #if ARM_CPU_CORTEX_A8
83         /* disable the cycle count and performance counters */
84         uint32_t en;
85         __asm__ volatile("mrc   p15, 0, %0, c9, c12, 0" : "=r" (en));
86         en &= ~1; /* disable all performance counters */
87         __asm__ volatile("mcr   p15, 0, %0, c9, c12, 0" :: "r" (en));
88
89         /* disable cycle counter */
90         en = 0;
91         __asm__ volatile("mcr   p15, 0, %0, c9, c12, 1" :: "r" (en));
92 #endif
93 #if ARM_CPU_ARM1136
94         /* disable the cycle count and performance counters */
95         uint32_t en;
96         __asm__ volatile("mrc   p15, 0, %0, c15, c12, 0" : "=r" (en));
97         en &= ~1; /* disable all performance counters */
98         __asm__ volatile("mcr   p15, 0, %0, c15, c12, 0" :: "r" (en));
99 #endif
100 }
101
102 #if ARM_WITH_NEON
103 void arch_vfp_save(fpctx_t *fpctx)
104 {
105         uint32_t data;
106
107         data = arm_get_vfp_fpexc();
108         data |= 0x40000000;     // enable vfp
109         arm_set_vfp_fpexc(data);
110
111         arm_save_vfp_dregs((addr_t)&fpctx->dregs);
112         fpctx->fpscr = arm_get_vfp_fpscr();
113 }
114
115 void arch_vfp_restore(fpctx_t *fpctx)
116 {
117         uint32_t data;
118
119         data = arm_get_vfp_fpexc();
120         data |= 0x40000000;     // enable vfp
121         arm_set_vfp_fpexc(data);
122
123         arm_restore_vfp_dregs((addr_t)&fpctx->dregs);
124         arm_set_vfp_fpscr(fpctx->fpscr);
125 }
126 #endif